ZHDU116G January 2018 – June 2024 CC1312PSIP , CC1312R , CC1352P , CC1352R , CC2642R , CC2642R-Q1 , CC2652P , CC2652PSIP , CC2652R , CC2652RB , CC2652RSIP , CC2662R-Q1
公共 RX FIFO 是一个 16 位宽、8 位置深的先入先出存储器缓冲区。从串行接口接收到的数据在由 CPU 读出之前一直存储在缓冲区中,CPU 通过读取 SSI:DR 寄存器来访问读取 FIFO。
当配置为主器件或从器件时,通过 SSIn_RX 引脚接收到的串行数据在被分别并行加载到所连接的从器件或主器件的 RX FIFO 之前,会先进行寄存器同步。