ZHDU116G January 2018 – June 2024 CC1312PSIP , CC1312R , CC1352P , CC1352R , CC2642R , CC2642R-Q1 , CC2652P , CC2652PSIP , CC2652R , CC2652RB , CC2652RSIP , CC2662R-Q1
WCLK 和 ADx 信号在 BCLK 的一个边沿上更新,在相反边沿上采样。
根据配置的串行接口格式,在 ADx 引脚上传输的采样字与 WCLK 信号对齐。采样字的第一个 WCLK 边沿可以是上升沿或下降沿,具体取决于配置的串行接口格式。
从一次音频采样(一个或多个通道)的第一个 WCLK 边沿到下一次音频采样的第一个 WCLK 边沿之间的时间段称为一帧。一帧包含一个或两个阶段。一个阶段分为以下区间:
串行接口上的一个采样字可以包含 8 到 24 位。