ZHDU116G January 2018 – June 2024 CC1312PSIP , CC1312R , CC1352P , CC1352R , CC2642R , CC2642R-Q1 , CC2652P , CC2652PSIP , CC2652R , CC2652RB , CC2652RSIP , CC2662R-Q1
图 20-13 和图 20-14 显示了 AUX_SPIM:SPIMCFG 字段的配置如何影响 8 位数据传输以及寄存器访问阻塞的持续时间。为了便于说明,AUX_SPIM:SPIMCFG.DIV 设置为 0x4,这使得 SCLK 周期是外设时钟周期的 10 倍。
在图 20-13 和图 20-14 中,当用户写入 AUX_SPIM:TX8(表示传输开始)时,外设时钟开始切换,阻塞开始。POL 字段的值不影响波形的时序;它只设置 SCLK 的空闲状态。PHA 字段的值决定了 MOSI 和 MISO 信号相对于 SCLK 的相位。如图 20-13 和图 20-14 所示,这也影响了对 AUX_SPIM:SCLKIDLE 寄存器的阻塞持续时间。当 PHA = 1 时,访问完成得更快,因为 SCLK 更早进入空闲状态。
使用 AUX_SYSIF:PEROPRATE.SPIM_OP_RATE 设置外设时钟频率,具体如下:
图 20-13 SPI 计时示意图:PHA = 0
图 20-14 SPI 计时示意图:PHA = 1