ZHDU116G January 2018 – June 2024 CC1312PSIP , CC1312R , CC1352P , CC1352R , CC2642R , CC2642R-Q1 , CC2652P , CC2652PSIP , CC2652R , CC2652RB , CC2652RSIP , CC2662R-Q1
FPU 根据 FPv4 架构,按照每条指令的要求设置 FPSCR 寄存器中的累积异常状态标志。FPU 不支持异常陷阱。该处理器还具有以下六个输出引脚,每个引脚反映一个累积异常标志的状态:
有关这六个输出的说明,请参阅 Cortex-M4 集成与实施手册。
该处理器可以通过使用惰性压栈来减少异常延迟。这意味着该处理器会在栈上为 FP 状态预留空间,但除非处理器在当前异常处理程序中执行了 FPU 指令,否则不会将该状态信息保存到栈中。
FP 状态的惰性保存可被更高优先级的异常中断。从该异常恢复后,FP 状态保存操作将重新开始。
有关更多信息,请参阅 ARMv7-M 架构参考手册。