ZHCUB31E november 2013 – june 2023
“JESD204B Error Injection”选项(如图 3-7 所示)是一种调试功能,让用户能够在 FPGA 的 TX SERDES 通道中注入 LOS 事件、视差错误和“表外”错误等错误,并在 DAC 器件中验证这些错误。
用户可以通过取消选中/选中“FPGA STX Lane # to (Device SRX Lane #)”复选框来单独关闭/打开各个 TX SERDES 通道。每当 TX 通道断电时,SMA 引脚 (TRIG OUTA) 上的 FPGA 都会发出一个宽度可配置的脉冲(上升沿)。脉冲宽度可通过“Trigger Pulse Width (ns)”输入控制项进行配置。