ZHCUB31E november 2013 – june 2023
TI ADC 和 DAC EVM GUI 随附的配置文件适用于基于 Intel 的 TSW14J5xEVM。当使用 Xilinx 平台时,这些文件可用于 TSW14J10EVM,但需要对 LMK04828 寄存器的设置进行一些更改。Xilinx 开发平台的固件对 REFCLK 和内核时钟使用单独的时钟输入。在某些情况下(当这些时钟都大于 80MHz 且小于 165MHz 时),这些时钟可以是相同的时钟,但默认情况下,固件使用这两个时钟来提供最大的灵活性并支持单个设计中的所有线路速率。
REFCLK 和内核时钟由以下通道速率条件决定:
当通道速率介于 1G 和 3.2G 之间时,REFCLK = 通道速率/10,内核时钟 = 通道速率/10
当通道速率介于 3.2G 和 10.3G 之间时,REFCLK = 通道速率/20,内核时钟 = 通道速率/40
ADC 和 DAC GUI 并不总是为这两个时钟使用相同的 LMK04828 输出。连接到 FMC 连接器引脚 D4 和 D5 的 LMK04828 的输出将是 REFCLK。连接到 FMC 连接器引脚 G6 和 G7 的 LMK04828 的输出将是内核时钟。请参阅 EVM 原理图来验证输出。