本节介绍使用具有 LVDS 输入接口的 DAC3152 EVM 进行测试时的图形发生器操作。
- 将 TSW1400 断电。
- 将 DAC3152 的 J5 连接到 TSW1400 的连接器 J4。
- 为 J12 提供 +5VDC 并返回到 DAC3152 EVM 的 J13。
- 为 DAC3152 EVM 的 J9 提供 0.5Vrms 250MHz 时钟。
- 给 TSW1400 EVM 上电。
- 按照软件启动中的说明启动 HSDC 专业版 GUI。
- 图 5-1 展示了连接到 DAC3152 EVM 的 TSW1400 EVM。
注: 从 DAC EVM 到 TSW1400 EVM 的 FPGA 时钟必须为 LVDS 电平。超过 LVDS 电平可能会损坏 TSW1400 FPGA。