TSW14J56EVM 使用 Intel PSG® Arria® V GZ FPGA 器件实现 JESD204B 链路的接收和发送功能。Arria® V GZ 器件的特性之一是片上信号质量监控电路 (EyeQ)。作为一种调试和诊断工具,EyeQ 特性通过测量水平和垂直眼图张开度来分析接收到的数据。
以下部分提供了一个快速启动示例,其中突出了 EyeQ 扫描分析的软件功能。
- 确认 ADC EVM 在 HSDC 专业版上提供 FFT 采集。
- 在“Instrument Options”选项卡下,点击“SERDES Test Options”。
- 此时应出现一个具有以下功能的新窗口:
- Lane - 为所选接口模式选择可用的通道之一
- Time per iteration - 选择在生成眼图之前的数据累积时间。增大该值也会按比例增加测试时间
- EQ DC Gain - 调整 FPGA 接收硬件模块的 DC 增益
- EQ AC Gain - 调整 FPGA 接收硬件模块的 AC 增益
- Display Standard Eye - 将 JESD204B 接收眼罩模板之一叠加到眼图上
- 配置参数后,点击“START”。扫描可能需要几秒钟到几分钟的时间,具体取决于所选的参数。
图 3-5 所示为 442 模式下的 ADC34J45EVM 眼图,在 140MHz 下采样,通道速率为 2.8GHz。