ZHCU923A October   2020  – February 2022

 

  1.   商标
  2. 1引言
    1. 1.1 主要特性
    2. 1.2 热性能合规性
    3. 1.3 REACH 合规性
    4. 1.4 静电放电 (ESD) 合格性
  3. 2J7200 EVM 概述
    1. 2.1 J7200 EVM 电路板标识信息
    2. 2.2 J7200 SOM 元件标识
    3. 2.3 Jacinto7 通用处理器元件标识
    4. 2.4 四端口以太网扩展板元件标识
  4. 3EVM 用户设置/配置
    1. 3.1 电源要求
    2. 3.2 通电开关和电源 LED
      1. 3.2.1 过压和欠压保护电路
      2. 3.2.2 电源稳压器和电源状态 LED
    3. 3.3 EVM 复位/中断按钮
    4. 3.4 EVM DIP 开关
      1. 3.4.1 EVM 配置 DIP 开关
      2. 3.4.2 SOM 配置 DIP 开关
      3. 3.4.3 引导模式
      4. 3.4.4 其他选择开关
    5. 3.5 EVM UART/COM 端口映射
  5. 4J7200 EVM 硬件架构
    1. 4.1  J7200 EVM 硬件顶层图
    2. 4.2  J7200 EVM 接口映射
    3. 4.3  I2C 地址映射
    4. 4.4  GPIO 映射
    5. 4.5  电源
      1. 4.5.1 电源时序
      2. 4.5.2 电压监控器
      3. 4.5.3 DDR I/O 电压选择
      4. 4.5.4 J7200 SoC 睡眠逻辑操作
      5. 4.5.5 J7200 SoC 仅 MCU 操作
      6. 4.5.6 J7200 SoC GPIO 保持操作
      7. 4.5.7 J7200 SoC DDR 保持操作
      8. 4.5.8 电源监视
      9. 4.5.9 电源测试点
    6. 4.6  复位
    7. 4.7  时钟
      1. 4.7.1 处理器的主时钟
      2. 4.7.2 处理器的辅助/SERDES 参考时钟
      3. 4.7.3 EVM 外设参考时钟
    8. 4.8  存储器接口
      1. 4.8.1 LPDDR4 接口
      2. 4.8.2 OSPI 接口
      3. 4.8.3 MMC 接口
        1. 4.8.3.1 MMC0 - eMMC 接口
        2. 4.8.3.2 MMC1 – Micro SD 接口
      4. 4.8.4 板 ID EEPROM 接口
      5. 4.8.5 引导 EEPROM 接口
    9. 4.9  MCU 以太网接口
      1. 4.9.1 千兆位以太网 PHY 默认配置
    10. 4.10 QSGMII 以太网接口
    11. 4.11 PCIe 接口
      1. 4.11.1 双通道 PCIe 接口
    12. 4.12 USB 接口
      1. 4.12.1 USB 3.1 接口
      2. 4.12.2 USB 2.0 接口
        1. 4.12.2.1 至 PCIe 卡 Wi-Fi/BT
        2. 4.12.2.2 至扩展连接器
      3. 4.12.3 USB 3.0 Micro AB 接口(保留的端口)
    13. 4.13 音频接口
      1. 4.13.1 线路输入端口
      2. 4.13.2 麦克风输入端口
      3. 4.13.3 线路输出端口
      4. 4.13.4 耳机端口
      5. 4.13.5 端口映射
    14. 4.14 CAN 接口
      1. 4.14.1 MCU CAN0
      2. 4.14.2 MCU CAN1
      3. 4.14.3 主域 CAN3(支持唤醒功能)
      4. 4.14.4 主域 CAN0
    15. 4.15 FPD 接口(音频解串器)
    16. 4.16 I3C 接口
      1. 4.16.1 回转仪
      2. 4.16.2 I3C 接头
    17. 4.17 ADC 接口
    18. 4.18 RTC 接口
    19. 4.19 Apple 认证接头
      1. 4.19.1 模块接口
    20. 4.20 JTAG 仿真
    21. 4.21 EVM 扩展连接器
    22. 4.22 ENET 扩展连接器
      1. 4.22.1 电源要求
      2. 4.22.2 时钟
        1. 4.22.2.1 主时钟
        2. 4.22.2.2 可选时钟
      3. 4.22.3 复位信号
      4. 4.22.4 以太网接口
        1. 4.22.4.1 四端口 SGMII PHY 默认配置
      5. 4.22.5 板 ID EEPROM 接口
  6. 5功能安全
  7. 6修订历史记录

双通道 PCIe 接口

双通道 PCIe 接口包含一个器件型号为 Amphenol 10142333-10111MLF 的 4 通道 PCIe 连接器,该连接器支持第 4 代 PCIe 操作。该连接器的引脚排列符合 PCIe 标准。

J7 SoC 的 SERDES0 端口连接到双通道 PCIe 插槽以进行数据传输。PCIe1、USB0_SS 和 SGMII3、4 接口与该 SERDES0 端口进行引脚多路复用。

GUID-20200921-CA0I-JKJB-ZWJB-MWCQQQVKHRNC-low.jpg图 4-20 PCIe 接口 SERDES0

来自 SoC 的 I2C0 用于控制目的,通过 I2C 开关连接到该连接器上的 SMBUS。来自单通道和双通道 PCIe 连接器的链路激活信号 (INT#) 端接至 I2C 开关。

复位:提供了一个 DIP 开关 (SW3),用于选择根复合体和端点 PCIe 操作的复位源。

在 RC 模式下,来自 GPIO 扩展器的信号和来自 SoC 的 PORz 信号进行“与”运算,输出连接到 PCIe 连接器。GPIO 信号被拉低以确保 PCIe 复位 (#PERST) 保持置位,直到 SoC 释放复位。

而在 PCIe 端点操作的情况下,CP 板接收来自 PCIe 卡的复位信号。

GUID-20200921-CA0I-QNJ2-6T3Z-V2NSKMSRHQ2Q-low.png图 4-21 2L-PCIe 根复合体/端点选择电路

时钟:提供了一个时钟发生器 (CDCI 1),用于驱动 PCIe 附加卡和 J7200 SoC 的 100MHz HCSL 时钟。提供了电阻器选项以选择主机和端点操作的时钟源。

对于 PCIe RC 操作:

  • 附加卡可以具有由 SOC 或时钟发生器驱动的时钟。可以通过电阻器进行选择,如表 4-15 所示。
表 4-15 PCIe 主机操作的参考时钟选择
选择的时钟 安装 拆除
来自时钟发生器的 SOC 参考时钟 R214 R211、C44
R213 R210、C51
来自 SOC 的 PCIe 连接器参考时钟 R211、C44 R214、R54
R210、C51 R213、R56
来自时钟发生器的 PCIe 连接器参考时钟 R54 R211、C44
R56 R210、C51

对于 PCIe 端点操作:

  • SOC 可以具有由附加卡或时钟发生器驱动的时钟。可以通过电阻器进行选择,如表 4-16 所示。
表 4-16 PCIe 端点操作的参考时钟选择
选择的时钟 安装 拆除
来自时钟发生器的 SOC 参考时钟 R214 R211、C44
R213 R210、C51
来自 PCIe 连接器的 SOC 参考时钟 R211、C44 R214、R54
R210、C51 R213、R56

热插拔:PRSNT1# 和 PRSNT2# 信号是热插拔存在检测信号。PRSNT1# 被拉高,PRSNT2# 与 GPIO 扩展器相连,这样当插入附加卡时,PRSNT1# 将被拉低,因为附加卡中的两个 PRSNT 信号都会被短接。提供了可选的电阻器来短接 PRSNT1# 和 PRSNT2#,从而支持主机和设备模式

  • 为了选择 PCIe 卡的主机或设备操作,必须按照表 4-17 所述安装/拆除以下电阻器。
表 4-17 用于选择 PCIe 卡主机或设备操作的电阻器
模式 安装 拆除
主机模式 R631 R630
R638
设备模式 R630 R631
R638