ZHCU923A October   2020  – February 2022

 

  1.   商标
  2. 1引言
    1. 1.1 主要特性
    2. 1.2 热性能合规性
    3. 1.3 REACH 合规性
    4. 1.4 静电放电 (ESD) 合格性
  3. 2J7200 EVM 概述
    1. 2.1 J7200 EVM 电路板标识信息
    2. 2.2 J7200 SOM 元件标识
    3. 2.3 Jacinto7 通用处理器元件标识
    4. 2.4 四端口以太网扩展板元件标识
  4. 3EVM 用户设置/配置
    1. 3.1 电源要求
    2. 3.2 通电开关和电源 LED
      1. 3.2.1 过压和欠压保护电路
      2. 3.2.2 电源稳压器和电源状态 LED
    3. 3.3 EVM 复位/中断按钮
    4. 3.4 EVM DIP 开关
      1. 3.4.1 EVM 配置 DIP 开关
      2. 3.4.2 SOM 配置 DIP 开关
      3. 3.4.3 引导模式
      4. 3.4.4 其他选择开关
    5. 3.5 EVM UART/COM 端口映射
  5. 4J7200 EVM 硬件架构
    1. 4.1  J7200 EVM 硬件顶层图
    2. 4.2  J7200 EVM 接口映射
    3. 4.3  I2C 地址映射
    4. 4.4  GPIO 映射
    5. 4.5  电源
      1. 4.5.1 电源时序
      2. 4.5.2 电压监控器
      3. 4.5.3 DDR I/O 电压选择
      4. 4.5.4 J7200 SoC 睡眠逻辑操作
      5. 4.5.5 J7200 SoC 仅 MCU 操作
      6. 4.5.6 J7200 SoC GPIO 保持操作
      7. 4.5.7 J7200 SoC DDR 保持操作
      8. 4.5.8 电源监视
      9. 4.5.9 电源测试点
    6. 4.6  复位
    7. 4.7  时钟
      1. 4.7.1 处理器的主时钟
      2. 4.7.2 处理器的辅助/SERDES 参考时钟
      3. 4.7.3 EVM 外设参考时钟
    8. 4.8  存储器接口
      1. 4.8.1 LPDDR4 接口
      2. 4.8.2 OSPI 接口
      3. 4.8.3 MMC 接口
        1. 4.8.3.1 MMC0 - eMMC 接口
        2. 4.8.3.2 MMC1 – Micro SD 接口
      4. 4.8.4 板 ID EEPROM 接口
      5. 4.8.5 引导 EEPROM 接口
    9. 4.9  MCU 以太网接口
      1. 4.9.1 千兆位以太网 PHY 默认配置
    10. 4.10 QSGMII 以太网接口
    11. 4.11 PCIe 接口
      1. 4.11.1 双通道 PCIe 接口
    12. 4.12 USB 接口
      1. 4.12.1 USB 3.1 接口
      2. 4.12.2 USB 2.0 接口
        1. 4.12.2.1 至 PCIe 卡 Wi-Fi/BT
        2. 4.12.2.2 至扩展连接器
      3. 4.12.3 USB 3.0 Micro AB 接口（保留的端口）
    13. 4.13 音频接口
      1. 4.13.1 线路输入端口
      2. 4.13.2 麦克风输入端口
      3. 4.13.3 线路输出端口
      4. 4.13.4 耳机端口
      5. 4.13.5 端口映射
    14. 4.14 CAN 接口
      1. 4.14.1 MCU CAN0
      2. 4.14.2 MCU CAN1
      3. 4.14.3 主域 CAN3（支持唤醒功能）
      4. 4.14.4 主域 CAN0
    15. 4.15 FPD 接口（音频解串器）
    16. 4.16 I3C 接口
      1. 4.16.1 回转仪
      2. 4.16.2 I3C 接头
    17. 4.17 ADC 接口
    18. 4.18 RTC 接口
    19. 4.19 Apple 认证接头
      1. 4.19.1 模块接口
    20. 4.20 JTAG 仿真
    21. 4.21 EVM 扩展连接器
    22. 4.22 ENET 扩展连接器
      1. 4.22.1 电源要求
      2. 4.22.2 时钟
        1. 4.22.2.1 主时钟
        2. 4.22.2.2 可选时钟
      3. 4.22.3 复位信号
      4. 4.22.4 以太网接口
        1. 4.22.4.1 四端口 SGMII PHY 默认配置
      5. 4.22.5 板 ID EEPROM 接口
  6. 5功能安全
  7. 6修订历史记录

3.4.1 EVM 配置 DIP 开关

图 3-6 显示，通用处理器板具有一个专用的 EVM 配置开关 (SW3)，用于设置 EVM 外设的各种功能。一些配置用于 CPB 上的外设，而其他开关用于配置扩展板上的外设。对于这些设置，特定于器件的扩展板用户指南将定义开关功能。

GUID-20200921-CA0I-FGXN-HC5L-F5XLZSMH29M1-low.png图 3-6 EVM 配置 DIP 开关
表 3-5 EVM 配置开关功能
开关名称 默认条件 信号 操作
SW3.1 关闭 OSPI/HYPER_MUX_
SEL		 通过多路复用器在非易失性存储器之间进行选择：
“0”（关闭）= 连接至 MCU_OSPI0 接口的 OSPI 存储器
“1”（开启）= 连接至 MCU_OSPI0 接口的 HyperFlash + HyperRAM
SW3.2 打开 TRACE/GPMC_MUX_SEL 通过多路复用器选择用于调试的跟踪接口：
“0”（关闭）= 所选信号用于其他外设（非调试）
“1”（开启）= 调试/跟踪信号连接至 MIPI-60 仿真接口
SW3.3 关闭 USBC_MODE_SEL1 设置 USB Type C 接口 (USB0) 的模式：
“00”（关闭/关闭）= DFP（下行端口）
SW3.4 关闭 USBC_MODE_SEL0 “01”（关闭/开启）= DRP（双角色端口）
“1X”（开启，不用考虑）= UFP（上行端口）
SW3.5 关闭 PCIe_1L_MODE_SEL 不与 J7200 SOM 搭配使用
SW3.6 关闭 PCIe_2L_MODE_SEL PCIe 双通道模式选择（支持端口 PCIe1）
“0”（关闭）= 根复合体
“1”（开启）= 端点
SW3.7 打开 CSI_VIO_SEL 不与 J7200 SOM 搭配使用
SW3.8 打开 INFO_CAM_VIO_SEL 此开关用在扩展板上。关于定义，请参阅特定的扩展板用户指南。
SW3.9 打开 BOARDID_EEPROM_WP 设置 EVM 的配置 EEPROM 写保护
“0”（关闭）= 配置 EEPROM 可更新
“1”（开启）= 配置 EEPROM 不可更新/受到保护
SW3.10 打开 USER_INPUT1 用户定义，映射到 I/O 扩展器输入
“0”（关闭）= 用户定义
“1”（开启）= 用户定义