ZHCU923A October   2020  – February 2022

 

  1.   商标
  2. 1引言
    1. 1.1 主要特性
    2. 1.2 热性能合规性
    3. 1.3 REACH 合规性
    4. 1.4 静电放电 (ESD) 合格性
  3. 2J7200 EVM 概述
    1. 2.1 J7200 EVM 电路板标识信息
    2. 2.2 J7200 SOM 元件标识
    3. 2.3 Jacinto7 通用处理器元件标识
    4. 2.4 四端口以太网扩展板元件标识
  4. 3EVM 用户设置/配置
    1. 3.1 电源要求
    2. 3.2 通电开关和电源 LED
      1. 3.2.1 过压和欠压保护电路
      2. 3.2.2 电源稳压器和电源状态 LED
    3. 3.3 EVM 复位/中断按钮
    4. 3.4 EVM DIP 开关
      1. 3.4.1 EVM 配置 DIP 开关
      2. 3.4.2 SOM 配置 DIP 开关
      3. 3.4.3 引导模式
      4. 3.4.4 其他选择开关
    5. 3.5 EVM UART/COM 端口映射
  5. 4J7200 EVM 硬件架构
    1. 4.1  J7200 EVM 硬件顶层图
    2. 4.2  J7200 EVM 接口映射
    3. 4.3  I2C 地址映射
    4. 4.4  GPIO 映射
    5. 4.5  电源
      1. 4.5.1 电源时序
      2. 4.5.2 电压监控器
      3. 4.5.3 DDR I/O 电压选择
      4. 4.5.4 J7200 SoC 睡眠逻辑操作
      5. 4.5.5 J7200 SoC 仅 MCU 操作
      6. 4.5.6 J7200 SoC GPIO 保持操作
      7. 4.5.7 J7200 SoC DDR 保持操作
      8. 4.5.8 电源监视
      9. 4.5.9 电源测试点
    6. 4.6  复位
    7. 4.7  时钟
      1. 4.7.1 处理器的主时钟
      2. 4.7.2 处理器的辅助/SERDES 参考时钟
      3. 4.7.3 EVM 外设参考时钟
    8. 4.8  存储器接口
      1. 4.8.1 LPDDR4 接口
      2. 4.8.2 OSPI 接口
      3. 4.8.3 MMC 接口
        1. 4.8.3.1 MMC0 - eMMC 接口
        2. 4.8.3.2 MMC1 – Micro SD 接口
      4. 4.8.4 板 ID EEPROM 接口
      5. 4.8.5 引导 EEPROM 接口
    9. 4.9  MCU 以太网接口
      1. 4.9.1 千兆位以太网 PHY 默认配置
    10. 4.10 QSGMII 以太网接口
    11. 4.11 PCIe 接口
      1. 4.11.1 双通道 PCIe 接口
    12. 4.12 USB 接口
      1. 4.12.1 USB 3.1 接口
      2. 4.12.2 USB 2.0 接口
        1. 4.12.2.1 至 PCIe 卡 Wi-Fi/BT
        2. 4.12.2.2 至扩展连接器
      3. 4.12.3 USB 3.0 Micro AB 接口（保留的端口）
    13. 4.13 音频接口
      1. 4.13.1 线路输入端口
      2. 4.13.2 麦克风输入端口
      3. 4.13.3 线路输出端口
      4. 4.13.4 耳机端口
      5. 4.13.5 端口映射
    14. 4.14 CAN 接口
      1. 4.14.1 MCU CAN0
      2. 4.14.2 MCU CAN1
      3. 4.14.3 主域 CAN3（支持唤醒功能）
      4. 4.14.4 主域 CAN0
    15. 4.15 FPD 接口（音频解串器）
    16. 4.16 I3C 接口
      1. 4.16.1 回转仪
      2. 4.16.2 I3C 接头
    17. 4.17 ADC 接口
    18. 4.18 RTC 接口
    19. 4.19 Apple 认证接头
      1. 4.19.1 模块接口
    20. 4.20 JTAG 仿真
    21. 4.21 EVM 扩展连接器
    22. 4.22 ENET 扩展连接器
      1. 4.22.1 电源要求
      2. 4.22.2 时钟
        1. 4.22.2.1 主时钟
        2. 4.22.2.2 可选时钟
      3. 4.22.3 复位信号
      4. 4.22.4 以太网接口
        1. 4.22.4.1 四端口 SGMII PHY 默认配置
      5. 4.22.5 板 ID EEPROM 接口
  6. 5功能安全
  7. 6修订历史记录

4.13.5 端口映射

通用处理器板音频端口按照如下方式进行映射。

  • 提供了 3 个标准 3.5mm 堆叠式立体声音频插孔（制造商器件型号为 STX-4235-3/3-N）：
    • 2x – 麦克风输入，1x – 线路输出和 3x – 耳机输出。
  • 提供了 1 个标准 3.5mm 立体声音频插孔（制造商器件型号为 SJ-3524-SMT-TR）：
    • 1x – 线路输入接口。
GUID-20200921-CA0I-DKZT-DDV3-ZR8P3FBMF5D9-low.png图 4-29 音频端口接口分配

J7200 SoC 的 McASP0 和 McASP1 与 UART 和 MCAN 接口进行多路复用。J7200 SOM 包括两个 1:3 多路信号分离器（制造商器件型号 SN74CBTLV16292GR），以支持 CP 板上的音频编解码器和跟踪功能以及 J7x GESI 扩展板上的 MCAN/LIN。McASP/TRACE 接口的默认通道选择通过电阻器自举来实现，而 J7200 SoC 上 GPIO 扩展器的 GPIO 将会更改该配置。

J7200 SoC 的 AUDIO_EXT_REF_CLK1 用于音频编解码器的系统参考时钟输入。4 位 1:2 多路复用器 IC 用于将时钟输入路由到 McASP/MCAN 多路复用器，如图 4-30 所示。

GUID-20200921-CA0I-GNFC-R5GS-T7FJRJ0GXNS5-low.png图 4-30 McASP/TRACE/MCAN 多路复用器电路
表 4-20 用于 MCASP/TRACE/MCAN 选择的 1:3 多路复用器真值表
MUX_SEL2 MUX_SEL1 MUX_SEL0 功能
高电平 高电平 低电平 端口 0 = B1 端口
高电平 高电平 高电平 端口 0 = B2 端口（默认）
高电平 低电平 高电平 端口 0 = B3 端口

端口 B1：McASP0/1 和 TRACE

端口 B2：MCAN/UART

端口 B3：PROFI_UART/SPI