ZHCU872E March   2022  – January 2024

 

  1.   1
  2.   Jacinto7 J721E/DRA829/TDA4VM 评估模块 (EVM)
  3.   商标
  4. 1引言
    1. 1.1 关键特性
    2. 1.2 热性能合规性
    3. 1.3 REACH 合规性
    4. 1.4 EMC、EMI 和 ESD 合规性
  5. 2J721E EVM 概述
    1. 2.1 J721E EVM 板识别
    2. 2.2 J721E SOM 元件标识
    3. 2.3 Jacinto7 通用处理器元件标识
    4. 2.4 四端口以太网扩展板元件标识
  6. 3EVM 用户设置/配置
    1. 3.1 电源要求
    2. 3.2 通电开关和电源 LED
      1. 3.2.1 过压和欠压保护电路
      2. 3.2.2 电源稳压器和电源状态 LED
    3. 3.3 EVM 复位/中断按钮
    4. 3.4 EVM DIP 开关
      1. 3.4.1 EVM 配置 DIP 开关
      2. 3.4.2 SOM 配置 DIP 开关
      3. 3.4.3 引导模式
      4. 3.4.4 其他选择开关
    5. 3.5 EVM UART/COM 端口映射
    6. 3.6 JTAG 仿真
  7. 4J721E EVM 硬件架构
    1. 4.1  J721E EVM 硬件顶层图
    2. 4.2  J721E EVM 接口映射
    3. 4.3  I2C 地址映射
    4. 4.4  GPIO 映射
    5. 4.5  电源
      1. 4.5.1 电源时序
      2. 4.5.2 电压监控器
      3. 4.5.3 DDR I/O 电压选择
        1. 4.5.3.1 J721E SoC S2R 逻辑流程图
        2. 4.5.3.2 仅 J721E SoC MCU 操作
        3. 4.5.3.3 电源监控
    6. 4.6  复位
    7. 4.7  时钟
      1. 4.7.1 处理器的主时钟
      2. 4.7.2 处理器的辅助/SERDES 参考时钟
      3. 4.7.3 EVM 外设参考时钟
    8. 4.8  存储器接口
      1. 4.8.1 LPDDR4 接口
      2. 4.8.2 OSPI 接口
      3. 4.8.3 UFS 接口
      4. 4.8.4 MMC 接口
        1. 4.8.4.1 MMC0 - eMMC 接口
        2. 4.8.4.2 MMC1 – Micro SD 接口
      5. 4.8.5 板 ID EEPROM 接口
      6. 4.8.6 引导 EEPROM 接口
    9. 4.9  MCU 以太网接口
      1. 4.9.1 千兆位以太网 PHY 默认配置
    10. 4.10 QSGMII 以太网接口
    11. 4.11 PCIe 接口
      1. 4.11.1 单通道 PCIe 接口
      2. 4.11.2 双通道 PCIe 接口
      3. 4.11.3 M.2 PCIe 接口
    12. 4.12 USB 接口
      1. 4.12.1 USB 3.1 接口
      2. 4.12.2 USB 2.0 接口
      3. 4.12.3 USB 3.0 Micro AB 接口（保留的端口）
    13. 4.13 CAN 接口
    14. 4.14 FPD 接口（音频解串器）
    15. 4.15 FPD 面板接口（DSI 视频串行器）
    16. 4.16 显示串行接口 (DSI) FPC
    17. 4.17 音频接口
    18. 4.18 显示端口接口
    19. 4.19 MLB 接口
    20. 4.20 I3C 接口
    21. 4.21 ADC 接口
    22. 4.22 RTC 接口
    23. 4.23 Apple 认证接头
    24. 4.24 EVM 扩展连接器
    25. 4.25 ENET 扩展连接器
      1. 4.25.1 电源要求
      2. 4.25.2 时钟
        1. 4.25.2.1 主时钟
        2. 4.25.2.2 可选时钟
      3. 4.25.3 复位信号
      4. 4.25.4 以太网接口
        1. 4.25.4.1 四端口 SGMII PHY 默认配置
      5. 4.25.5 板 ID EEPROM 接口
    26. 4.26 CSI 扩展连接器
  8. 5修订历史记录

4.5.3.3 电源监控

INA226 电源监控器件用于监控 J721E 处理器各种电源轨的电流和电压。该器件通过 I2C 接口向 J721E 处理器报告电流、电压和功率。提供了四端子高精度分流电阻器，其值根据负载电流计算得出。

表 4-7 INA 器件 I2C 从器件地址
电源 电源网 I2C 总线 从器件地址
（以十六进制表示）		 连接到电源轨的分流器的值
VDD_MCU_0V85_REG VDD_MCU_0V85 SOC_I2C2/PM1 0x40 0.01E
VDD_MCU_RAM_0V85_REG VDD_MCU_RAM_0V85 SOC_I2C2/PM1 0x41 0.01E
VDA_MCU_1V8_REG VDA_MCU_1V8 SOC_I2C2/PM1 0x42 0.01E
VDD_MCUIO_3V3_LS VDD_MCUIO_3V3 SOC_I2C2/PM1 0x43 0.01E
VDD_MCUIO_1V8_REG VDD_MCUIO_1V8 SOC_I2C2/PM1 0x44 0.01E
VDD_CORE_0V8_REG VDD_CORE_0V8 SOC_I2C2/PM1 0x45 0.01E
VDD_CORE_RAM_0V85_REG VDD_CORE_RAM_0V85 SOC_I2C2/PM1 0x46 0.01E
VDD_CPU_RAM_0V85_REG VDD_CPU_RAM_0V85 SOC_I2C2/PM1 0x47 0.01E
VDD_CPU_AVS_REG VDD_CPU_AVS SOC_I2C2/PM1 0x48 0.01E
V917_SMPS3_1V1 VDDR_BIAS_1V1 SOC_I2C2/PM1 0x49 0.01E
VDDR_IO_DV_SRC VDDR_IO_DV SOC_I2C2/PM1 0x4A 0.01E
VDD_CORE_0V8_REG VDD_PHYCORE_0V8 SOC_I2C2/PM1 0x4B 0.01E
VDA_PLL_1V8_REG VDA_PLL_1V8 SOC_I2C2/PM1 0x4C 0.01E
VDD_PHYIO_1V8_REG VDD_PHYIO_1V8 SOC_I2C2/PM1 0x4D 0.01E
VDA_USB_3V3_REG VDA_USB_3V3 SOC_I2C2/PM1 0x4E 0.01E
SPARE 不适用 SOC_I2C2/PM1 0x4F 不适用
VDD_MCUIO_1V8_REG VDD_IO_1V8 SOC_I2C2/PM2 0x40 0.01E
VSYS_3V3 VDD_IO_3V3 SOC_I2C2/PM2 0x41 0.01E
VDD_SD_DV_REG VDD_SD_DV SOC_I2C2/PM2 0x42 0.01E
V917_LDO4_1V8 VDD1 SOC_I2C2/PM2 0x43 0.01E
V917_SMPS3_1V1 VDD2 SOC_I2C2/PM2 0x44 0.01E
VDDR_IO_DV_SRC VDDQ_LPDDR4_DV SOC_I2C2/PM2 0x45 0.01E
VDD_MCUIO_1V8_REG VSYS_MCUIO_1V8 SOC_I2C2/PM2 0x46 0.01E
VSYS_3V3 VSYS_MCUIO_3V3 SOC_I2C2/PM2 0x47 0.01E
VDD_MCUIO_1V8_REG VSYS_IO_1V8 SOC_I2C2/PM2 0x48 0.01E
VSYS_3V3 VSYS_IO_3V3 SOC_I2C2/PM2 0x49 0.01E
VCC_12V0 VCC_12V0 SOC_I2C2/PM2 0x4A 0.01E
VSYS_5V0 VSYS_5V0 SOC_I2C2/PM2 0x4B 0.01E
VSYS_3V3 VSYS_3V3 SOC_I2C2/PM2 0x4C 0.01E
VSYS_3V3 VSYS_3V3_SOM SOC_I2C2/PM2 0x4D 0.01E
VDD_EXTLDO1_0V8 VDDA_DLL_0V8 SOC_I2C2/PM2 0x4E 0.01E
EXP_3V3 EXP_3V3 SOC_I2C2/PM2 0x4F 0.01E

可以通过主 I2C2 实例从处理器访问 INA 器件。此外，还可以选择使用外部 I2C 主器件来监控 SoC 和外设电源。

通用处理器具有带隔离电路的五引脚接头 (J12)，用于将 INA 器件连接到外部 I2C 主器件。缓冲器 IC SN74CB3Q3125PWR (U69) 用于将外部 I2C 接头与 INA 器件相隔离。可通过 SYS_PWR_PG 提供该缓冲区的控制功能，该引脚在上电时默认启用。

外部电源监控器接头详细信息：

制造商器件型号 68002-205HL（CON HDR 1X5 2.54MM 间距 ST TH）

表 4-8 外部电源监控器接头引脚排列
接头 (J12) 引脚编号 信号名称
1 CON_PM1_SCL
2 CON_PM1_SDA
3 数字接地(DGND)
4 CON_PM2_SDA
5 CON_PM2_SCL

通用处理器板上的测试自动化接头也可以从外部访问这些 INA 器件。