ZHCU872E March   2022  – January 2024

 

  1.   1
  2.   Jacinto7 J721E/DRA829/TDA4VM 评估模块 (EVM)
  3.   商标
  4. 1引言
    1. 1.1 关键特性
    2. 1.2 热性能合规性
    3. 1.3 REACH 合规性
    4. 1.4 EMC、EMI 和 ESD 合规性
  5. 2J721E EVM 概述
    1. 2.1 J721E EVM 板识别
    2. 2.2 J721E SOM 元件标识
    3. 2.3 Jacinto7 通用处理器元件标识
    4. 2.4 四端口以太网扩展板元件标识
  6. 3EVM 用户设置/配置
    1. 3.1 电源要求
    2. 3.2 通电开关和电源 LED
      1. 3.2.1 过压和欠压保护电路
      2. 3.2.2 电源稳压器和电源状态 LED
    3. 3.3 EVM 复位/中断按钮
    4. 3.4 EVM DIP 开关
      1. 3.4.1 EVM 配置 DIP 开关
      2. 3.4.2 SOM 配置 DIP 开关
      3. 3.4.3 引导模式
      4. 3.4.4 其他选择开关
    5. 3.5 EVM UART/COM 端口映射
    6. 3.6 JTAG 仿真
  7. 4J721E EVM 硬件架构
    1. 4.1  J721E EVM 硬件顶层图
    2. 4.2  J721E EVM 接口映射
    3. 4.3  I2C 地址映射
    4. 4.4  GPIO 映射
    5. 4.5  电源
      1. 4.5.1 电源时序
      2. 4.5.2 电压监控器
      3. 4.5.3 DDR I/O 电压选择
        1. 4.5.3.1 J721E SoC S2R 逻辑流程图
        2. 4.5.3.2 仅 J721E SoC MCU 操作
        3. 4.5.3.3 电源监控
    6. 4.6  复位
    7. 4.7  时钟
      1. 4.7.1 处理器的主时钟
      2. 4.7.2 处理器的辅助/SERDES 参考时钟
      3. 4.7.3 EVM 外设参考时钟
    8. 4.8  存储器接口
      1. 4.8.1 LPDDR4 接口
      2. 4.8.2 OSPI 接口
      3. 4.8.3 UFS 接口
      4. 4.8.4 MMC 接口
        1. 4.8.4.1 MMC0 - eMMC 接口
        2. 4.8.4.2 MMC1 – Micro SD 接口
      5. 4.8.5 板 ID EEPROM 接口
      6. 4.8.6 引导 EEPROM 接口
    9. 4.9  MCU 以太网接口
      1. 4.9.1 千兆位以太网 PHY 默认配置
    10. 4.10 QSGMII 以太网接口
    11. 4.11 PCIe 接口
      1. 4.11.1 单通道 PCIe 接口
      2. 4.11.2 双通道 PCIe 接口
      3. 4.11.3 M.2 PCIe 接口
    12. 4.12 USB 接口
      1. 4.12.1 USB 3.1 接口
      2. 4.12.2 USB 2.0 接口
      3. 4.12.3 USB 3.0 Micro AB 接口（保留的端口）
    13. 4.13 CAN 接口
    14. 4.14 FPD 接口（音频解串器）
    15. 4.15 FPD 面板接口（DSI 视频串行器）
    16. 4.16 显示串行接口 (DSI) FPC
    17. 4.17 音频接口
    18. 4.18 显示端口接口
    19. 4.19 MLB 接口
    20. 4.20 I3C 接口
    21. 4.21 ADC 接口
    22. 4.22 RTC 接口
    23. 4.23 Apple 认证接头
    24. 4.24 EVM 扩展连接器
    25. 4.25 ENET 扩展连接器
      1. 4.25.1 电源要求
      2. 4.25.2 时钟
        1. 4.25.2.1 主时钟
        2. 4.25.2.2 可选时钟
      3. 4.25.3 复位信号
      4. 4.25.4 以太网接口
        1. 4.25.4.1 四端口 SGMII PHY 默认配置
      5. 4.25.5 板 ID EEPROM 接口
    26. 4.26 CSI 扩展连接器
  8. 5修订历史记录

1.1 关键特性

J721E EVM 是一个独立的高性能开发平台，可支持用户评估德州仪器 (TI) 的 Keystone III 片上系统 (SoC)。

以下是该 EVM 的主要功能：

  • 处理器：
    • J721E (DRA829/TDA4xM)，采用间距为 24mm x 24mm、0.8mm 的 827 引脚 FCBGA 封装
    • 支持相应的插槽
  • 电源：
    • 12V 直流标称输入（6V‐28V 输入范围）
    • 针对处理器进行了优化的电源管理解决方案
    • 集成功率测量
  • 存储器：
    • DRAM，LPDDR4-3733，4GB 总内存，支持内联 ECC
    • 2 个八通道 SPI NOR 闪存：512Mb 存储器（8 位）+ 512Mb 存储器（4 位）
    • HyperFlash + HyerRAM：512Mb 闪存+ 256Mb RAM
    • UFS 闪存，32GB，双通道，Gear3
    • eMMC 闪存：16GB 存储器，符合 v5.1 标准
    • MicroSD 卡箱，UHS‐I
    • 集成电路总线 (I2C) EEPROM，1Mbit
  • JTAG/仿真器：
    • 集成 XDS110 仿真器支持
    • 外部仿真器（通过 60 引脚 MIPI 连接器）
    • 跟踪支持（通过 60 引脚 MIPI 连接器）
    • 包含用于 14 引脚和 20 引脚 CTI 的适配器
  • 支持的接口和外设：
    • 4 个 CAN 接口，提供完整的 CAN‐FD 支持
    • 1 个 USB3.1 Type C 接口，支持 DFP、DRP、UFP 模式
    • 4 个 USB2.0 主机接口（2 个用于外部电缆）
    • 1 个显示端口，分辨率高达 4K，支持 MST
    • 1 个 FPD‐Link 面板接口，第 3 代
    • 1 个音频编解码器 (PCM3168A)，支持 2 个线路输入、4 个麦克风输入、2 个线路输出、6 个耳机输出
    • 1 个 FPD‐Link 音频调谐器接口
    • 2 个第 3 代 PCIe 卡插槽、1 个第 3 代 PCIe M.2 插槽 (M‐Key)
    • 5 个千兆位以太网接口、1 个 RGMII/DP83867 接口 + 1 个 QSGMII/VSC8514 接口
    • 6 个通用异步接收器/发送器 (UART) 端子（通过 2 个 USB FTDI）（USB 上的 UART）
    • 2 个 I3C 接头
    • 1 个 ADC 接头
  • 扩展连接器，支持应用特定附加板
    • MLB、MLBP 扩展接口
    • 图像/视频捕捉扩展接口
    • Apple 认证模块接口
    • 通用扩展接口
  • 符合 REACH 和 RoHS 标准