ZHCU872E March   2022  – January 2024

 

  1.   1
  2.   Jacinto7 J721E/DRA829/TDA4VM 评估模块 (EVM)
  3.   商标
  4. 1引言
    1. 1.1 关键特性
    2. 1.2 热性能合规性
    3. 1.3 REACH 合规性
    4. 1.4 EMC、EMI 和 ESD 合规性
  5. 2J721E EVM 概述
    1. 2.1 J721E EVM 板识别
    2. 2.2 J721E SOM 元件标识
    3. 2.3 Jacinto7 通用处理器元件标识
    4. 2.4 四端口以太网扩展板元件标识
  6. 3EVM 用户设置/配置
    1. 3.1 电源要求
    2. 3.2 通电开关和电源 LED
      1. 3.2.1 过压和欠压保护电路
      2. 3.2.2 电源稳压器和电源状态 LED
    3. 3.3 EVM 复位/中断按钮
    4. 3.4 EVM DIP 开关
      1. 3.4.1 EVM 配置 DIP 开关
      2. 3.4.2 SOM 配置 DIP 开关
      3. 3.4.3 引导模式
      4. 3.4.4 其他选择开关
    5. 3.5 EVM UART/COM 端口映射
    6. 3.6 JTAG 仿真
  7. 4J721E EVM 硬件架构
    1. 4.1  J721E EVM 硬件顶层图
    2. 4.2  J721E EVM 接口映射
    3. 4.3  I2C 地址映射
    4. 4.4  GPIO 映射
    5. 4.5  电源
      1. 4.5.1 电源时序
      2. 4.5.2 电压监控器
      3. 4.5.3 DDR I/O 电压选择
        1. 4.5.3.1 J721E SoC S2R 逻辑流程图
        2. 4.5.3.2 仅 J721E SoC MCU 操作
        3. 4.5.3.3 电源监控
    6. 4.6  复位
    7. 4.7  时钟
      1. 4.7.1 处理器的主时钟
      2. 4.7.2 处理器的辅助/SERDES 参考时钟
      3. 4.7.3 EVM 外设参考时钟
    8. 4.8  存储器接口
      1. 4.8.1 LPDDR4 接口
      2. 4.8.2 OSPI 接口
      3. 4.8.3 UFS 接口
      4. 4.8.4 MMC 接口
        1. 4.8.4.1 MMC0 - eMMC 接口
        2. 4.8.4.2 MMC1 – Micro SD 接口
      5. 4.8.5 板 ID EEPROM 接口
      6. 4.8.6 引导 EEPROM 接口
    9. 4.9  MCU 以太网接口
      1. 4.9.1 千兆位以太网 PHY 默认配置
    10. 4.10 QSGMII 以太网接口
    11. 4.11 PCIe 接口
      1. 4.11.1 单通道 PCIe 接口
      2. 4.11.2 双通道 PCIe 接口
      3. 4.11.3 M.2 PCIe 接口
    12. 4.12 USB 接口
      1. 4.12.1 USB 3.1 接口
      2. 4.12.2 USB 2.0 接口
      3. 4.12.3 USB 3.0 Micro AB 接口（保留的端口）
    13. 4.13 CAN 接口
    14. 4.14 FPD 接口（音频解串器）
    15. 4.15 FPD 面板接口（DSI 视频串行器）
    16. 4.16 显示串行接口 (DSI) FPC
    17. 4.17 音频接口
    18. 4.18 显示端口接口
    19. 4.19 MLB 接口
    20. 4.20 I3C 接口
    21. 4.21 ADC 接口
    22. 4.22 RTC 接口
    23. 4.23 Apple 认证接头
    24. 4.24 EVM 扩展连接器
    25. 4.25 ENET 扩展连接器
      1. 4.25.1 电源要求
      2. 4.25.2 时钟
        1. 4.25.2.1 主时钟
        2. 4.25.2.2 可选时钟
      3. 4.25.3 复位信号
      4. 4.25.4 以太网接口
        1. 4.25.4.1 四端口 SGMII PHY 默认配置
      5. 4.25.5 板 ID EEPROM 接口
    26. 4.26 CSI 扩展连接器
  8. 5修订历史记录

4.26 CSI 扩展连接器

J721E EVM 支持不同的应用特定摄像头扩展板，其中包括：

  • Fusion1 串行捕捉扩展
  • Fusion2 串行捕捉扩展

通用处理器板支持使用 QSH-020-01-L-D-DP-A-K 连接器以 5mm 的插接高度连接这些 CSI 扩展板，以能够在处理器板的底部堆叠 CSI 扩展板。

J721E SoC 的摄像头串行接口 CSI0 和 CSI1 连接到 CP 板上的该 CSI 扩展连接器 J52。通用处理器板支持辅助 CSI 扩展连接器，这是为将在未来推出的 J7 SoC 的 CSI2 端口而保留的。

这些 CSI 扩展板的电源（12V 和 3.3V）、控制 GPIO 和参考时钟由通用处理器板通过 CSI 扩展连接器提供。可以通过接线端子 (1757242) 使用外部电线从通用处理器板来提供可选的辅助 12V 电源。

可以使用 DIP 开关 SW3 位置 7 将这些 CSI 扩展板的 I/O 电源配置为 3.3V 和 1.8V。

CSI_VIO_SEL 设置 CSI2 扩展接口的 I/O 电压（LVCMOS 信号）
“0”（关闭）= 1.8V I/O 电压
“1”（开启）= 3.3V I/O 电压
GUID-31BCDBCD-ED30-4EB7-9778-A181E739043C-low.gif图 4-45 CSI 扩展接口的双 I/O 电压选择

表 4-33 和表 4-34 列出了 CSI 扩展连接器引脚排列。

表 4-33 CSI 扩展连接器 J52 引脚排列
CSI2 连接器接口 J52
引脚编号 信号 引脚编号 信号
1 VCC_12V0 21 CSI0_RX3_P
2 CSI2_I2C_SCL_DV 22 CSI2_A_GPIO4_DV
3 VCC_12V0 23 CSI0_RX3_N
4 CSI2_I2C_SDA_DV 24 DGND
5 CSI0_RXCLK_P 25 CSI1_RXCLK_P
6 CSI2_A_GPIO0_DV 26 CSI1_RX3_P
7 CSI0_RXCLK_N 27 CSI1_RXCLK_N
8 CSI2_A_GPIO1_DV 28 CSI1_RX3_N
9 CSI0_RX0_P 29 CSI1_RX0_P
10 CSI2_A_REFCLK_DV 30 EXP_3V3
11 CSI0_RX0_N 31 CSI1_RX0_N
12 DGND 32 EXP_3V3
13 CSI0_RX1_P 33 CSI1_RX1_P
14 CSI2_RSTZ_DV 34 EXP_3V3
15 CSI0_RX1_N 35 CSI1_RX1_N
16 DGND 36 EXP_3V3
17 CSI0_RX2_P 37 CSI1_RX2_P
18 CSI2_A_GPIO2_DV 38 VCC_CSI_IO
19 CSI0_RX2_N 39 CSI1_RX2_N
20 CSI2_A_GPIO3_DV 40 VCC_CSI_IO
表 4-34 CSI 扩展连接器 J48 引脚排列
CSI2 连接器接口 J48
引脚编号 信号 引脚编号 信号
1 VCC_12V0 21 CSI2_RX3_P
2 CSI2_I2C_SCL_DV 22 CSI2_B_GPIO4_DV
3 VCC_12V0 23 CSI2_RX3_N
4 CSI2_I2C_SDA_DV 24 DGND
5 CSI2_RXCLK_P 25 NC
6 NC 26 NC
7 CSI2_RXCLK_N 27 NC
8 CSI2_B_GPIO1_DV 28 NC
9 CSI2_RX0_P 29 NC
10 CSI2_B_REFCLK_DV 30 EXP_3V3
11 CSI2_RX0_N 31 NC
12 DGND 32 EXP_3V3
13 CSI2_RX1_P 33 NC
14 CSI2_RSTZ_DV 34 EXP_3V3
15 CSI2_RX1_N 35 NC
16 DGND 36 EXP_3V3
17 CSI2_RX2_P 37 NC
18 CSI2_B_GPIO2_DV 38 VCC_CSI_IO
19 CSI2_RX2_N 39 NC
20 CSI2_B_GPIO3_DV 40 VCC_CSI_IO