ZHCACT1D September   2022  – May 2025 AM2612 , AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P2 , AM263P2-Q1 , AM263P4 , AM263P4-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 简介
  5. 2 电源
    1. 2.1 分立式直流/直流电源解决方案
    2. 2.2 集成的 PMIC 电源解决方案
    3. 2.3 电源去耦和滤波
      1. 2.3.1 ADC/DAC 电压基准去耦
    4. 2.4 估计功耗
    5. 2.5 配电网络
      1. 2.5.1 仿真
        1. 2.5.1.1 内核数字电源 1.2V
        2. 2.5.1.2 数字和模拟 I/O 电源 3.3V
    6. 2.6 电子保险丝电源
  6. 3 时钟
    1. 3.1 晶体和振荡器输入选项
    2. 3.2 输出时钟生成
    3. 3.3 晶体选择和并联电容
    4. 3.4 晶体放置和布线
  7. 4 复位
  8. 5 自动加载
    1. 5.1 SOP 信号实现
  9. 6 OSPI 和 QSPI 存储器的实现
    1. 6.1 ROM OSPI 和 QSPI 引导要求
      1. 6.1.1 AM263x QSPI 引导引脚要求
      2. 6.1.2 AM263Px 的 OSPI 和 QSPI 引导引脚要求
      3. 6.1.3 AM261x OSPI 和 QSPI 引导引脚要求
    2. 6.2 其他 OSPI 和 QSPI 参考
  10. 7 调试接口
    1. 7.1 JTAG 仿真器和跟踪
    2. 7.2 UART
  11. 8 USB
    1. 8.1 USB 器件模式
    2. 8.2 USB 主机模式
  12. 9 多路复用外设
  13. 10数字外设
    1. 10.1 通用数字外设布线指南
    2. 10.2 布线长度匹配
  14. 11模拟外设
    1. 11.1 通用模拟外设布线指南
      1. 11.1.1 旋转变压器 ADC 布线指南
  15. 12层堆叠
    1. 12.1 关键堆叠特性
  16. 13过孔
  17. 14BGA 电源扇出和去耦放置
    1. 14.1 接地回路
      1. 14.1.1 接地回路 - ZCZ 封装 AM26x 器件
      2. 14.1.2 接地回路 - ZNC 和 ZFG 封装 AM261x 器件
    2. 14.2 1.2V 内核数字电源
      1. 14.2.1 1.2V 内核数字电源主要布局注意事项 - ZCZ
      2. 14.2.2 1.2V 内核数字电源主要布局注意事项 - ZFG
    3. 14.3 3.3V 数字和模拟电源
      1. 14.3.1 3.3V I/O 电源主要布局注意事项 - ZCZ
      2. 14.3.2 3.3V I/O 电源主要布局注意事项 - ZFG
    4. 14.4 1.8V 数字和模拟电源
      1. 14.4.1 1.8V 主要布局注意事项 - ZCZ
      2. 14.4.2 1.8V 主要布局注意事项 - ZFG
  18. 15总结
  19. 16参考资料
  20. 17修订历史记录

6.1.3 AM261x OSPI 和 QSPI 引导引脚要求

以下引脚在器件的引导 ROM 中配置，用于实现从 OSPI（或 QSPI）闪存器件引导。必须使用这些引脚来连接 AM261x MCU 和闪存器件。

表 6-7 在引导 ROM 中配置的 AM261x ZCZ 封装 OSPI 引脚
封装名称 函数名称 GPIO 编号 PinMux 模式 #
OSPI0_CSn0 OSPI0_CSn0 0 0
OSPI0_CLK0 OSPI0_CLK0 2 0
OSPI0_D0 OSPI0_D0 3 0
OSPI0_D1 OSPI0_D1 4 0
OSPI0_D2 OSPI0_D2 5 0
OSPI0_D3 OSPI0_D3 6 0
MCAN0_RX OSPI0_D4 7 2
MCAN0_TX OSPI0_D5 8 2
MCAN1_RX OSPI0_D6 9 2
MCAN1_TX OSPI0_D7 10 2
表 6-8 在引导 ROM 中配置的 AM261x ZFG、ZEJ、ZNC 封装 OSPI 引脚
封装名称 函数名称 GPIO 编号 PinMux 模式 #
EPWM9_B OSPI0_CSn0 62 6
MCAN1_TX OSPI0_CLK0 10 5
OSPI0_CLK OSPI0_D0 2 4
PR1_PRU0_GPIO9 OSPI0_D1 70 6
MCAN0_RX OSPI0_D2 7 5
PR1_PRU0_GPIO2 OSPI0_D3 69 2
UART1_TXD OSPI0_D4 76 2
PR1_PRU0_GPIO0 OSPI0_D5 67 2
MCAN0_TX OSPI0_D6 8 2
PR1_PRU0_GPIO1 OSPI0_D7 68 2
注： 对于 OSPI 引导模式下的 AM261x 器件，引导 ROM 会将 GPIO61 配置为 OSPI0_RESET_OUT0 信号，并在此引导模式期间将该引脚驱动为低电平，以复位外部 OSPI 器件。但是，由于 OSPI 控制器中的复位信号管理问题，该引脚不会在外部 OSPI 闪存器件复位后失效，从而使任何外部闪存器件保持在复位状态并导致引导失败。有关更多详细信息，请参阅 AM261x 勘误表。后续章节将详细介绍解决方法。

OSPI 复位的实现 1：PORz、WARMRESETn

从 OSPI 闪存引导时，必须在向 AM261x 器件加载数据之前对闪存进行复位。将 AM261x MCU 的 PORz 或 WARMRESETn 直接连接到闪存器件，可确保在系统上电时将闪存复位，因为在引导期间，PORz 和 WARMRESETn 处于低电平，在电源稳定后会变为高电平。请确保 PORz 或 WARMRESETn 与闪存器件使用正确的 IO 电压电平。

使用 PORz 或 WARMRESETn 复位 OSPI 闪存图 6-7 使用 PORz 或 WARMRESETn 复位 OSPI 闪存

OSPI 复位的实现 2：其他采用 OSPI0_RESET_OUT0 PinMux 的 GPIO（建议）

建议采用此实现方案，因为同时提供硬件和软件复位选项，并且不需要额外的缓冲区。根据器件数据表中的引脚多路复用配置，引导完成后，表 6-9 中列出的任意一个 AM261x GPIO 引脚均可用作 OSPI 闪存复位逻辑的复位输入。请确保复位逻辑输入和输出的电压电平与闪存器件的 IO 电压一致。建议采用的实施方案如 图 6-8 所示。

使用 OSPI0_RESET_OUT0 和 PORz、WARMRESETn 复位 OSPI 闪存图 6-8 使用 OSPI0_RESET_OUT0 和 PORz、WARMRESETn 复位 OSPI 闪存
表 6-9 OSPI0_RESET_OUT0 引脚选项
GPIOx PinMux 模式 #
GPIO18(1) 4
GPIO20 1
GPIO54 3
GPIO64(2) 2
GPIO66(1) 0
(1) 仅限 ZCZ、ZFG、ZEJ 封装
(2) 仅限 ZCZ、ZFG 封装

OSPI 复位的实现 3：缓冲后的 GPIO61

GPIO61 仍可通过软件作为 OSPI0_RESET_OUT0，用于复位 OSPI 闪存。必须将该信号连接到与门，并将 PORz 和 WARMRESETn 作为另一输入，以驱动闪存器件的复位输入。不过，在启动时必须对 GPIO61 信号进行缓冲处理，以防止低电平信号传播到 OSPI 复位逻辑。这可以通过使用下拉电阻器配置缓冲器输出使能引脚并使用 AM261x 器件中的任何 GPIO 驱动输出使能来实现。请确保复位逻辑输入和输出的电压电平与闪存器件的 IO 电压一致。

使用缓冲后的 GPIO61 和 PORz、WARMRESETn 来复位 OSPI 闪存图 6-9 使用缓冲后的 GPIO61 和 PORz、WARMRESETn 来复位 OSPI 闪存