ZHCACT1D September 2022 – May 2025 AM2612 , AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P2 , AM263P2-Q1 , AM263P4 , AM263P4-Q1
6 OSPI 和 QSPI 存储器的实现
OSPI 闪存存储器接口是 AM263Px 和 AM261x MCU 的初级引导加载程序存储器位置，QSPI 闪存存储器接口是 AM263x MCU 的初级引导加载程序存储器位置。有关引导 ROM 执行的完整说明（包括 OSPI 和 QSPI 引导信息），请参阅器件专属 AM26x 技术参考手册。如果打算从闪存引导，需将由 AM26x 引导 ROM 配置的正确 OSPI 和 QSPI 引脚连接到闪存存储器器件。请参阅 节 6.1 了解更多详细信息
图 6-1 摘录显示了 LP-AM263 设计中 QSPI NOR 闪存接口的实现。
图 6-1 示例 AM263x QSPI 控制器和 NOR 闪存存储器原理图图 6-2 摘录显示了 TMDSCNCD263P AM263Px controlCARD 设计中 OSPI NOR 闪存接口的实现。
图 6-2 示例 AM263Px OSPI 控制器和 NOR 闪存存储器原理图串联终端电阻器
为了控制 OSPI/QSPI 总线转换过冲和下冲，请在 OSPI 和 QSPI 存储器引脚附近添加 22Ω 串联终端电阻器。接口的 OSPI_D[7:1] 和 QSPI_D[3:1] 位用作读取接口，串联终端电阻器用于总线的内存侧。当用作单模写入和单模及八模/四模读取的一部分时，OSPI 和 QSPI_D0 可受益于总线 MCU 侧和 OSPI/QSPI 内存侧的终端电阻。但是，从 PCB 布局规划的角度来看，在该总线的两侧放置额外的终端可能很难实现。此处所述的终端方案仅为建议，并非万全之策。
电源 - AM261x ZFG、ZEJ、ZNC
AM263x、AM263Px 和 AM261x ZCZ 封装器件仅支持 3.3V IO 闪存。
AM261x ZFG、ZEJ、ZNC 能够在 3.3V 和 1.8V IO 域中运行闪存。可以通过为相应的电源网提供适当的 IO 电压（3.3V 或 1.8V）来设置闪存 IO 电平：
| 电源轨 | 器件电源网 | 相应的 OSPI 外设 |
|---|---|---|
| VDDSHV_D | FLASH0 | OSPI0 |
| VDDSHV_E | FLASH1 | OSPI1 |
例如、如果连接到 OSPI0 的 OSPI 器件在 1.8V 逻辑下工作，则将 1.8V 连接到 AM261x 器件的 VDDSHV_D 引脚。如果 OSPI1 在 3.3V 逻辑下工作，则将 3.3V 电源连接到 AM261x 器件的 VDDSHV_E 引脚。
拉电阻器 - QSPI
OSPI/QSPI 时钟、片选和数据线上也需要拉电阻器。根据具体的存储器和应用要求，不同的 OSPI/QSPI 存储器可能具有不同的上拉/下拉要求。这些拉电阻器建议基于 LP-AM263 设计中使用的 S25FL128x 存储器的实现。要确认所有引脚存储器配置详细信息，请参阅特定于器件的 QSPI 闪存数据表。在 QSPI 信号上包含以下拉电阻器：
- QSPI_CLK、QSPI_CS[1:0] 和 QSPI_D[1:0] - 包含连接至 VDDS33 IO 电源的 100kΩ 上拉电阻器。
- QSPI_D[2] - 连接到 VDDS33 IO 电源的 10kΩ 上拉电阻器。这会禁用 S25FL128 闪存上的写保护模式。
- QSPI_D[3] - 连接到 VDDS33 IO 电源的 10kΩ 上拉电阻器。这将禁用 S25FL128 闪存存储器上的保持模式。
拉电阻器 - OSPI
根据具体的存储器和应用要求，不同的 OSPI 存储器具有不同的上拉/下拉要求。这些拉电阻器建议基于 TMDSCNCD263P 设计中使用的 IS25LX256x 存储器的实现。要确认所有引脚存储器配置详细信息，请参阅特定于器件的 OSPI 闪存存储器数据表。在 OSPI 信号上包含以下拉电阻器：
- OSPI_CLK - 包含连接至 GND 的 100kΩ 下拉电阻器
- OSPI_CS - 连接到 IO 电源的 10kΩ 上拉电阻器
- OSPI_DQS - 1kΩ 下拉至 GND
- OSPI_D[2] - 连接到 IO 电源的 4.7kΩ 上拉电阻器。这会禁用 IS25LX256 闪存存储器上的写保护模式
- OSPI_D[1:0] 和 OSPI_D[7:3] - 连接到 IO 电源的 49.9kΩ 上拉电阻器
- OSPI_RESETn - 连接到 IO 电源的 10kΩ 上拉电阻器
默认情况下，较强的上拉电阻器用于禁用写保护和保持模式。较弱的上拉电阻器用于使线路在事务之间保持有效的逻辑电平。必须将拉电阻器放置在靠近 OSPI 和 QSPI 存储器引脚的位置，以防止形成任何额外的布线残桩。
图 6-3 LP-AM263 LaunchPad 布局摘录 – 突出显示 SOP0/QSPI_D0 路径和 SOP 隔离电阻器图 6-4 和表 6-2 中提供了 QSPI 存储器接口的附加布线指南。这些指南必须用作最大布线延迟和偏斜匹配限制。QSPI 存储器必须尽可能靠近 AM26x BGA 封装放置。这样布线就可以最大限度地提高延迟裕度和偏斜裕度并最大限度地降低传输线路影响。
图 6-4 AM26x QSPI - 布线规则图图 6-5 和表 6-3 中提供了 OSPI 存储器接口的附加布线指南。这些指南用作最大布线延迟和偏斜匹配限制。OSPI 存储器必须尽可能靠近 AM263Px 和 AM261x BGA 封装放置。这样布线就可以最大限度地提高延迟裕度和偏斜裕度并最大限度地降低传输线路影响。
图 6-5 AM263Px。AM261x OSPI - 布线规则图| 规格编号 | 规格 | 值 | 单位 |
|---|---|---|---|
| 1 | QSPI_CLK、QSPI_CS0、QSPI_D[3:0] 最大延迟 | 450 | ps |
| 2 | QSPI_CLK 至 QSPI_D[3:0] 最大偏斜 | 50 | ps |
| 3 | 近似最大布线距离 | 3214 | mil |
| 4 | 近似最大布线偏斜 | 357 | mil |
| 5 | 串联终端电阻器（上图中的 R1）必须靠近 AM263x、AM263Px、AM261x 的 QSPI_CLK 发送引脚放置，以控制时钟线路的上升时间和反射。 | 可变，0 到 40 | Ω |
| 6 | 串联端接电阻（上图中的 R2）必须靠近所连接存储器的 QSPI 数据引脚放置，以控制数据线路的上升时间和反射。 | 可变，0 到 40 | Ω |
| 规格编号 | 规格 | 值 | 单位 |
|---|---|---|---|
| 1 | OSPI_CLK、OSPI_CS0、OSPI_D[7:0] 最大延迟 (1) | 450 | ps |
| 2 | OSPI_CLK 至 OSPI_D[7:0] 和 OSPI_CSn 最大偏斜 | 60 | ps |
| 3 | OSPI_CLK 至 OSPI_DQS 最大偏斜 | 30 | ps |
| 4 | 近似最大布线距离 (1) | 3214 | mil |
| 5 | OSPI_CLK 至 OSPI_D[7:0] 和 OSPI_CSn 近似最大布线偏斜 | 429 | mil |
| 6 | OSPI_CLK 至 OSPI_DQS 近似最大布线偏斜 | 214 | mil |
| 7 | 串联端接电阻器（上图中的 R1）必须靠近 AM263Px 的 OSPI_CLK 发送引脚放置，以控制时钟线路的上升时间和反射。 | 可变，0 到 40 | Ω |
| 8 | 串联端接电阻必须靠近所连接存储器和 AM263Px 的 OSPI 数据引脚放置，以控制数据线路的上升时间和反射。 | 可变，0 到 40 | Ω |