ZHCACT1D September   2022  – May 2025 AM2612 , AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P2 , AM263P2-Q1 , AM263P4 , AM263P4-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 简介
  5. 2 电源
    1. 2.1 分立式直流/直流电源解决方案
    2. 2.2 集成的 PMIC 电源解决方案
    3. 2.3 电源去耦和滤波
      1. 2.3.1 ADC/DAC 电压基准去耦
    4. 2.4 估计功耗
    5. 2.5 配电网络
      1. 2.5.1 仿真
        1. 2.5.1.1 内核数字电源 1.2V
        2. 2.5.1.2 数字和模拟 I/O 电源 3.3V
    6. 2.6 电子保险丝电源
  6. 3 时钟
    1. 3.1 晶体和振荡器输入选项
    2. 3.2 输出时钟生成
    3. 3.3 晶体选择和并联电容
    4. 3.4 晶体放置和布线
  7. 4 复位
  8. 5 自动加载
    1. 5.1 SOP 信号实现
  9. 6 OSPI 和 QSPI 存储器的实现
    1. 6.1 ROM OSPI 和 QSPI 引导要求
      1. 6.1.1 AM263x QSPI 引导引脚要求
      2. 6.1.2 AM263Px 的 OSPI 和 QSPI 引导引脚要求
      3. 6.1.3 AM261x OSPI 和 QSPI 引导引脚要求
    2. 6.2 其他 OSPI 和 QSPI 参考
  10. 7 调试接口
    1. 7.1 JTAG 仿真器和跟踪
    2. 7.2 UART
  11. 8 USB
    1. 8.1 USB 器件模式
    2. 8.2 USB 主机模式
  12. 9 多路复用外设
  13. 10数字外设
    1. 10.1 通用数字外设布线指南
    2. 10.2 布线长度匹配
  14. 11模拟外设
    1. 11.1 通用模拟外设布线指南
      1. 11.1.1 旋转变压器 ADC 布线指南
  15. 12层堆叠
    1. 12.1 关键堆叠特性
  16. 13过孔
  17. 14BGA 电源扇出和去耦放置
    1. 14.1 接地回路
      1. 14.1.1 接地回路 - ZCZ 封装 AM26x 器件
      2. 14.1.2 接地回路 - ZNC 和 ZFG 封装 AM261x 器件
    2. 14.2 1.2V 内核数字电源
      1. 14.2.1 1.2V 内核数字电源主要布局注意事项 - ZCZ
      2. 14.2.2 1.2V 内核数字电源主要布局注意事项 - ZFG
    3. 14.3 3.3V 数字和模拟电源
      1. 14.3.1 3.3V I/O 电源主要布局注意事项 - ZCZ
      2. 14.3.2 3.3V I/O 电源主要布局注意事项 - ZFG
    4. 14.4 1.8V 数字和模拟电源
      1. 14.4.1 1.8V 主要布局注意事项 - ZCZ
      2. 14.4.2 1.8V 主要布局注意事项 - ZFG
  18. 15总结
  19. 16参考资料
  20. 17修订历史记录

6.1.2 AM263Px 的 OSPI 和 QSPI 引导引脚要求

以下引脚在器件的引导 ROM 中配置，用于实现从 OSPI（或 QSPI）闪存器件引导。必须使用这些引脚来连接 AM263Px MCU 和闪存器件时。

表 6-5 在引导 ROM 中配置的 AM263Px OSPI 引脚
封装名称 函数名称 GPIO 编号 PinMux 模式 #
QSPI0_CSn0 QSPI0_CSn0 0 0
QSPI0_CLK0 QSPI0_CLK0 2 0
QSPI0_D0 QSPI0_D0 3 0
QSPI0_D1 QSPI0_D1 4 0
QSPI0_D2 QSPI0_D2 5 0
QSPI0_D3 QSPI0_D3 6 0
MCAN0_RX OSPI0_D4 7 2
MCAN0_TX OSPI0_D5 8 2
MCAN1_RX OSPI0_D6 9 2
MCAN1_TX OSPI0_D7 10 2

AM263Px OSPI 复位

AM263Px 可以使用 GPIO20、GPIO66 或 GPIO64 上专用的 OSPI0_RESET_OUT 多路复用模式复位 OSPI 闪存器件。在 AM263Px controlCARD 上，板载 OSPI 闪存复位信号由 PORz 和 OSPI0_RESET_OUT0 作为输入的与门 (AND) 输出生成。该方法允许在 AM263Px 器件下电上电时或通过软件复位命令对闪存器件进行复位。

AM263Px OSPI 复位方案图 6-6 AM263Px OSPI 复位方案

对于 AM263Px SIP（芯片级封装）器件，引导 ROM 会配置连接至片上 OSPI 闪存的内部器件焊盘以实现引导。

表 6-6 在引导 ROM 中配置的 AM263Px-SIP 封装 OSPI 引脚
封装名称 函数名称 GPIO 编号 PinMux 模式 #
QSPI0_CSn0(1) QSPI0_CSn0 65 6
QSPI0_CLK0(1) QSPI0_CLK0 9 6
QSPI0_D0(1) QSPI0_D0 0 6
QSPI0_D1(1) QSPI0_D1 66 6
QSPI0_D2(2) QSPI0_D2 8 6
QSPI0_D3(1) QSPI0_D3 69 6
MCAN0_RX(1) OSPI0_D4 6 6
MCAN0_TX(1) OSPI0_D5 67 6
MCAN1_RX(1) OSPI0_D6 5 6
MCAN1_TX(1) OSPI0_D7 68 6
GPIO7(1) OSPI0_DQS 7 6
GPIO70(1) OSPI0_ECC_FAIL 70 6
GPIO64(3) OSPI0_RESET_OUT0 64 5
(1) 这些引脚均必须保持未连接状态且没有 PCB 布线
(2) 必须通过尽可能靠近器件放置的单独外部 4.7kΩ 拉电阻器，将该引脚连接到 VDDS33
(3) 为了复位片上 OSPI 闪存模块，OSPI_RESET_OUT0 必须连接到与 PORz 等效的开漏。

AM263Px-SIP OSPI 复位

AM263Px-SIP OSPI 闪存复位信号采用漏极开路版本的 PORz 生成，且该信号连接至由器件引导 ROM 配置的专用 OSPI0_RESET_OUT0 引脚。实现此设计的一种方法是将 AM263Px-SIP PORz 信号连接到 P 沟道 MOSFET 的栅极，并将源极连接到 AM263Px-SIP MCU 的 OSPI0_RESET_OUT0 (GPIO64) 引脚，同时将 10kΩ 上拉电阻连接到该网络。P 沟道 MOSFET 的漏极需要连接到 GND。