ZHCACT1D September   2022  – May 2025 AM2612 , AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P2 , AM263P2-Q1 , AM263P4 , AM263P4-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 简介
  5. 2 电源
    1. 2.1 分立式直流/直流电源解决方案
    2. 2.2 集成的 PMIC 电源解决方案
    3. 2.3 电源去耦和滤波
      1. 2.3.1 ADC/DAC 电压基准去耦
    4. 2.4 估计功耗
    5. 2.5 配电网络
      1. 2.5.1 仿真
        1. 2.5.1.1 内核数字电源 1.2V
        2. 2.5.1.2 数字和模拟 I/O 电源 3.3V
    6. 2.6 电子保险丝电源
  6. 3 时钟
    1. 3.1 晶体和振荡器输入选项
    2. 3.2 输出时钟生成
    3. 3.3 晶体选择和并联电容
    4. 3.4 晶体放置和布线
  7. 4 复位
  8. 5 自动加载
    1. 5.1 SOP 信号实现
  9. 6 OSPI 和 QSPI 存储器的实现
    1. 6.1 ROM OSPI 和 QSPI 引导要求
      1. 6.1.1 AM263x QSPI 引导引脚要求
      2. 6.1.2 AM263Px 的 OSPI 和 QSPI 引导引脚要求
      3. 6.1.3 AM261x OSPI 和 QSPI 引导引脚要求
    2. 6.2 其他 OSPI 和 QSPI 参考
  10. 7 调试接口
    1. 7.1 JTAG 仿真器和跟踪
    2. 7.2 UART
  11. 8 USB
    1. 8.1 USB 器件模式
    2. 8.2 USB 主机模式
  12. 9 多路复用外设
  13. 10数字外设
    1. 10.1 通用数字外设布线指南
    2. 10.2 布线长度匹配
  14. 11模拟外设
    1. 11.1 通用模拟外设布线指南
      1. 11.1.1 旋转变压器 ADC 布线指南
  15. 12层堆叠
    1. 12.1 关键堆叠特性
  16. 13过孔
  17. 14BGA 电源扇出和去耦放置
    1. 14.1 接地回路
      1. 14.1.1 接地回路 - ZCZ 封装 AM26x 器件
      2. 14.1.2 接地回路 - ZNC 和 ZFG 封装 AM261x 器件
    2. 14.2 1.2V 内核数字电源
      1. 14.2.1 1.2V 内核数字电源主要布局注意事项 - ZCZ
      2. 14.2.2 1.2V 内核数字电源主要布局注意事项 - ZFG
    3. 14.3 3.3V 数字和模拟电源
      1. 14.3.1 3.3V I/O 电源主要布局注意事项 - ZCZ
      2. 14.3.2 3.3V I/O 电源主要布局注意事项 - ZFG
    4. 14.4 1.8V 数字和模拟电源
      1. 14.4.1 1.8V 主要布局注意事项 - ZCZ
      2. 14.4.2 1.8V 主要布局注意事项 - ZFG
  18. 15总结
  19. 16参考资料
  20. 17修订历史记录

2.5 配电网络

本节概述了每个网络上 AM26x 瞬态电流要求的最新估算值。这些值可能会随着执行更多功率建模和表征而变化。

这些瞬态用例值用于通过创建一组最小/最大工作频率和 PDN 阻抗 (Zmax) 目标限制，以限制 AM26x EVM（controlCard、LaunchPad 和 controlSOM）的 PDN 设计。这些限制基于仿真瞬态电流用例的幅度和压摆率。这些用例用于估算对所产生的瞬态事件充分去耦所需的 PDN 带宽。EVM PDN 的附加 z 参数仿真用于验证电源平面设计和去耦位置，以及组件值是否可以满足指定限制。图 2-12 对此进行了总结。

AM26x PDN 要求 – 示例图图 2-12 AM26x PDN 要求 – 示例图
表 2-12 AM26x 瞬态电流模型 – 用例条件
瞬态案例 网络名称 标称电压 (V) 直流 IR 预算 (%) 交流纹波预算 (%) 空闲电流 (mA) 峰值电流 (mA) 空闲至峰值压摆率 (ns) 注释
VDDBASELINE1 VDD 1.2 2.5 2.5 0 2402 2.5 基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。
VDDXTAL_PLL1 VDD 1.2 2.5 2.5 42 875 10 XTAL 到 PLL 开启瞬态
VDD WFI1 VDD 1.2 2.5 2.5 750 1117 12.5 4x RF5 WFI 事件瞬态
VDDS33BASELINE1 VDDS33 3.3 2.5 2.5 0 84 2.5 基线、简单瞬态模型，假设在单个 R5F 时钟周期内完成从 0 到峰值转换
VDDA33BASELINE1 VDDA33 3.3 2.5 2.5 0 34 2.5 基线、简单瞬态模型，假设在单个 R5F 时钟周期内完成从 0 到峰值转换
VDDS18LDOBASELINE1 VDDS18LDO 1.8 2.5 2.5 0 01 2.5 基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换
VDDA18LDOBASELINE1 VDDA18LDO 1.8 2.5 2.5 0 66 2.5 基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换
表 2-13 AM26x 瞬态电流模型 – 产生的 PDN 要求
瞬态案例 网络名称 Fmax (MHz) 电流阶跃(mA) PCB 直流容差(mV) PCB 交流容差(mV) PCB 目标直流 IR(mΩ) PCB 目标交流 Zmax(mΩ) 注释
VDD
BASELINE1		 VDD 200 2402 30 30 12 12 基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。
VDD
XTAL_PLL1		 VDD 50 833 30 30 36 36 XTAL 到 PLL 开启瞬态。
VDD
WFI1		 VDD 40 367 30 30 82 82 4x RF5 WFI 事件瞬态。
VDDS33
BASELINE1		 VDDS33 200 84 83 83 982 982 基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。
VDDA33
BASELINE1		 VDDA33 200 34 83 83 2419 2419 基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。
VDDS18LDO
BASELINE1		 VDDS18LDO 200 1 45 45 45 45 基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。
VDDA18LDO
BASELINE1		 VDDA18LDO 200 66 45 45 682 682 基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。