摘要
AM26x 硬件设计指南是硬件设计人员基于 AM26x 系列 MCU 器件创建 PCB 系统的重要文档。本文档利用来自各种 AM263x、AM263Px 和 AM261x 评估模块 (EVM) 的硬件设计示例，整合特定于器件的原理图和 PCB 布局建议。AM26x EVM 包括以下硬件平台：
| 器件系列 | 硬件平台 | ||
|---|---|---|---|
| LaunchPad | ControlCARD | 模块上系统 (SOM) | |
| AM263x | LP-AM263 | TMDSCNCD263 | |
| AM263Px | LP-AM263P | TMDSCNCD263P | |
| AM261x | LP-AM261 | AM261-SOM-EVM | |
一般来说，AM26x LaunchPad 是低成本的入门级评估平台，而 ControlCARD 和 SOM 则适用于设计具有更高 I/O 要求的复杂系统的工程师。
其他配套资料文档和工具位于 节 16 中。
商标
Sitara™ and LaunchPad™are TMs ofTI corporate name.
Arm® and Cortex®are reg TMs ofArm Limited (or its subsidiaries) in the US and/or elsewhere.
Other TMs
1 简介
AM263x、AM263Px 和 AM261x 器件是 Sitara™ MCU 系列中基于单核、双核或四核 Arm® Cortex®-R5F 的 MCU，适用于工业和汽车运动控制应用。
图 1-1 中显示了采用分立式电源设计的典型 AM26x 设计。此图摘自 AM263x LaunchPad™ (LP-AM263) 系统方框图。
图 1-2 中显示了采用基于电源管理集成电路 (PMIC) 的电源设计的典型 AM26x 设计。此图摘自 AM263Px controlCard (TMDSCNCD263P) 系统方框图。
图 1-3 中显示了具有较小占用空间 PMIC 的典型 AM261x 设计。此图摘自 AM261x LaunchPad (LP-AM261) 系统方框图。
如下面的方框所示，AM26x 器件为设计人员提供了丰富的数字连接、控制和模拟传感器反馈选项，并支持多种电源设计选项。
必须参考本文档和其他关键 AM26x 配套参考资料。有关 AM26x MCU 器件的补充文档的完整列表，请参阅 节 16。
| 首字母缩写词 | 说明 |
|---|---|
| EVM | 硬件模块。参考 TI PCB 组件，例如 AM263x controlCARD (TMDSCNCD263) 或 AM263x LaunchPad (LP-AM263)。 |
| PDN | 配电网络。为 AM263x MCU 电源引脚等负载提供稳压电源的有源和无源器件。 |
| EMI | 电磁干扰 |
| PI | 电源完整性 |
| SI | 信号完整性 |
| BOM | 物料清单 |
| PMIC | 电源管理集成电路 |
| SOM | 模块上系统 |
| LP | LaunchPad |
| SoC | 片上系统 |
2 电源
AM26x 器件的电源轨
AM26x 器件有两个主要的器件电源网：内核电压轨和 IO 电压轨。表 2-1详细说明了 AM26x 器件的内核电压要求。表 2-2详细说明了 AM26x 器件的 IO 电压要求。
| 器件 | 内核电压 | 关联的内核电源网 |
|---|---|---|
| AM263x | 1.2V | VDD_CORE |
| VDDAR | ||
| AM263Px | 1.2V | VDD_CORE |
| VDDAR | ||
| AM261x（汽车级、400MHz） | 1.2V | VDD_CORE |
| VDDAR | ||
| AM261x（工业级、400MHz 或 500MHz） | 1.25V | VDD_CORE |
| VDDAR |
| 器件 | IO 电压 | 关联的电源网 |
|---|---|---|
| AM263x | 3.3V | VDDS33 |
| VDDA33 | ||
| AM263Px | 3.3V | VDDS33 |
| VDDA33 | ||
| AM261x（工业级和汽车级） | 3.3V | VDDSHV_A |
| VDDSHV_B | ||
| VDDSHV_C | ||
| VDDSHV_F | ||
| VDDSHV_G | ||
| 3.3V 或 1.8V | VDDSHV_D | |
| VDDSHV_E |
可以使用分立式电源或电源管理 IC (PMIC) 等不同的电源拓扑为 AM26x 系统供电。以下章节将详细介绍所使用的不同拓扑类型。
2.1 分立式直流/直流电源解决方案
AM263x LaunchPad 和 AM263x controlCard EVM 设计都集成了一组降压转换器、直流/直流稳压器，这些稳压器可用作某些系统的基准电源设计。该设计包含一对用于 AM26x MCU 内核的 TPS62913 降压转换器稳压器、系统数字和模拟 I/O 电源以及一组用于为配对工业以太网 PHY 供电的 TPS74801 LDO。
直流/直流闭环和无源电源平面以及去耦网络的电流和瞬态要求摘自功耗和瞬态负载表：表 2-12 和表 2-13。许多直流/直流稳压器可匹配以满足这些要求和最大功耗。
TI 还建议使用这些和类似直流/直流稳压器上提供的电源正常生成电路将上电复位 (PORz) 驱动到 AM26x 中。
图 2-1 AM263x DC-DC 稳压器示例设计
图 2-2 AM263x LP-AM263 原理图摘录 1.2V 内核电源实现
图 2-3 AM263x LP-AM263 原理图摘录 3.3V 系统数字/模拟 I/O 电源实现
图 2-4 AM263x LP-AM263 原理图摘录 – 电源正常实现（请参阅 PORz 复位实现）2.2 集成的 PMIC 电源解决方案
基于 PMIC 的电源树支持更简化的单芯片设计，用于控制 AM26x 系统中的电源轨。建议将多种德州仪器 (TI) PMIC 与 AM26x MCU 配合使用，详细信息请见下表：
| PMIC 可订购器件型号 | AM26x 目标器件 | TI EVM/参考设计示例 |
|---|---|---|
TPS6538600QDCARQ1 + TPS6290x-Q1(1)
|
AM263x | |
| AM263Px | AM263Px controlCARD (TMDSCNCD263P) | |
| AM261x | AM261x controlSOM (AM261-SOM-EVM) | |
| TPS65036x(2) | AM261x | AM261x LaunchPad (LP-AM261) |
| TPS65219x | AM263Px | |
| TPS65214x | AM261x |
将 TPS653860 与 AM26x 配合使用
AM263Px controlCard EVM 和 AM261x controlSOM EVM 设计利用多轨电源为安全相关应用中的微控制器供电 (TPS6538600QDCARQ1)。PMIC 集成了四个电源导轨，为 MCU、CAN 和其他板载外设供电。
PMIC 的 NRES 输出需要用于帮助驱动 AM263x、AM263Px 或 AM261x 器件的 PORz 复位输入，以确保在 MCU 从复位状态释放之前完成电源轨的上电时序控制。
图 2-5 AM263Px TMDSCNCD263P PMIC 实现| 输出电源导轨 | 电压 | 用途 | 是否在上电时启用？ |
|---|---|---|---|
| BB_OUT | 6V | AM26x VDD/VDDAR 电源的单独 1.2V/1.25V 稳压器的电源输入 | ✓ |
| LDO1_OUT | 3.3V | AM26x IO 电压供应 | ✓ |
| LDO2_OUT | 3.3V | 系统 IO 和外设硬件的电压供电 | ✓ |
| LDO3_OUT | 5V | 系统电源和外设硬件电压 | |
| LDO4_OUT | 1.8V | ADC 电压基准电源 | |
| PLDO1_OUT | 可配置 | ||
| PLDO2_OUT | 可配置 |
将 TPS650360x 与 AM261x 配合使用
AM261x LaunchPad EVM 设计采用了封装更小、成本更低的 TPS65036x PMIC。该 PMIC 集成了四个电源导轨，用于为 MCU 及其他板载外设供电。
图 2-6 LP-AM261 PMIC 实施| 输出电源导轨 | 电压 | 用途 | 是否在上电时启用？ |
|---|---|---|---|
| BUCK1 | 3.3V | AM261x IO 电压和外设电源 | ✓ |
| BUCK2 | 2.5V | 系统以太网 PHY 电源 | ✓ |
| BUCK3 | 1.25V (500MHz 工业级 AM261x) | AM261x 内核电压供应 | ✓ |
| LDO | 1.8V | 闪存 IO 电压供应 | ✓ |
该 PMIC 有多种型号、具体取决于 AM261x 系统所需的电源电压和特性。
| 可订购器件型号 | BUCK1 | BUCK2 | BUCK3 | LDO | 启用 WD |
|---|---|---|---|---|---|
| TPS65036501RAYRQ1 | 3.3V | 2.5V | 1.25V（适用于工业级 AM261x） | 1.8V（适用于 1.8V IO 外部闪存） | 是 |
| TPS65036601RAYRQ1 | 3.3V | 2.5V | 1.2V (适用于汽车级 AM261x) | 1.8V（适用于 1.8V IO 外部闪存） | 是 |
| PTPS65036605RAYRQ1 | 5V | 3.3V | 1.25V（适用于工业级 AM261x） | 1.8V 或 3.3V | 是 |
| TPS65036608RAYRQ1 | 3.3V | 1.8V | 1.25V（适用于工业级 AM261x） | BYPASS | 是 |
对于启用了看门狗的 TPS650360x 型号，可以通过对 PMIC 寄存器的 I2C 写入，或通过将 GPIO 引脚（引脚 13）连接到 VDD_1P8 引脚（引脚 3）或 PMIC 斜升之前出现的任何其他电源来禁用该功能。如果使用此硬件方法禁用看门狗，则必须在 PMIC 上电之前，使拉高 GPIO 引脚的电源先行上升。通过这种方式，可在 PMIC 上电之前设置禁用 PMIC 的内部位。
PMIC 的 nRSTOUT 输出须用于帮助驱动 AM261x 器件的 PORz 复位输入，以确保在 MCU 从复位状态释放之前完成电源轨的上电时序控制。有关更多信息，请参阅 图 4-3。
2.3 电源去耦和滤波
表 2-7 描述了 AM263x、AM263Px 和 AM261x 微控制器的 ZCZ 封装所需的初始 BGA 去耦和电源滤波。这些去耦电容器的数量和尺寸基于 Control Card EVM PCB 和 AM263x 封装在瞬态用例中的初始仿真反馈，如 表 2-12 所示。表 2-8 描述了 AM261x MCU 的 ZFG、ZNC 和 ZEJ 封装所需的 BGA 去耦和电源滤波。这些封装支持 OSPI/QSPI 外设上的 3.3V 和 1.8V 闪存 IO，因此与仅支持 OSPI 外设上的 3.3V 闪存 IO 的 ZCZ 封装设备相比，器件电源导轨略有不同。总体电源引脚数量的差异也导致了 AM261x ZFG/ZNC/ZEJ 封装的去耦差异。
以下部分以及 AM263x EVM 原理图和布局中介绍的去耦网络是任何 AM263x、AM263Px 或 AM261x PCB 设计的合理起点。然而，由于特定 PCB 布线差异以及由此产生的平面电容和去耦贴装电感等寄生效应，TI 强烈建议设计人员模拟和测量特定的配电网络性能。仿真和测量应在目标应用软件处于活动状态和适用于系统的预期操作环境条件情况下进行。
| 器件电源 | 数量 | 注释 | 器件型号 | 制造商 |
|---|---|---|---|---|
| VDD_CORE | 17 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata |
| 3 | 3.3uF，0603，X5R | C1608X5R1A335K080AC | TDK | |
| VDDAR[3:1] | 2 | 3.3uF，0603，X5R | C1608X5R1A335K080AC | TDK |
| 3 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | |
| VDDS18_LDO | 1 | 3.3uF，0603，X5R | C1608X5R1A335K080AC | TDK |
| 1 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | |
| VDDS18 | 4 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata |
| VDDA18_LDO | 1 | 4.7uF，0603，X5R | C1608X5R1A335K080AC | TDK |
| 1 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | |
| VDDA18 | 2 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata |
| VDDA18_OSC_PLL LC 滤波器 | 1 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata |
| 1 | 铁氧体磁珠 | BLM18EG121SN1D | Murata | |
| VDDS33 | 7 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata |
| 1 | 3.3uF，0603，X5R | C1608X5R1A335K080AC | TDK | |
| VDDA33 | 3 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata |
| 1 | 3.3uF，0603，X5R | C1608X5R1A335K080AC | TDK | |
| 1 | 铁氧体磁珠 | BLM18EG121SN1D | Murata | |
| 系统 3.3V 电源 LC 滤波器 | 1 | 3.3uF，0603，X5R | C1608X5R1A335K080AC | TDK |
| 1 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata |
| 器件电源 | 封装或数量 | 注释 | 器件型号 | 制造商 | ||
|---|---|---|---|---|---|---|
| ZFG | ZEJ | ZNC | ||||
| VDD_CORE | 13 | 12 | 18 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata |
| 3 | 3.3uF，0603，X5R | C1608X5R1A335K080AC | TDK | |||
| VDDAR[3:2] | 2 | 3.3uF，0603，X5R | C1608X5R1A335K080AC | TDK | ||
| 2 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | |||
| VDDS18_LDO | 1 | 3.3uF，0603，X5R | C1608X5R1A335K080AC | TDK | ||
| 1 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | |||
| VDDS18 | 1 | 3.3uF，0603，X5R | C1608X5R1A335K080AC | TDK | ||
| 7 | 8 | 8 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | |
| VDDA18_LDO | 1 | 4.7uF，0603，X5R | C1608X5R1A335K080AC | TDK | ||
| 2 | 1 | 1 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | |
| VDDA18_USB | 1 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | ||
| VDDA18 | 2 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | ||
| VDDA18_OSC_PLL LC 滤波器 | 1 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | ||
| 1 | 铁氧体磁珠 | BLM18EG121SN1D | Murata | |||
| VDDSHV_D | 1 | 2 | 2 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata |
| 1 | 3.3uF，0603，X5R | C1608X5R1A335K080AC | Murata | |||
| VDDSHV_E | 1 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | ||
| 1 | 3.3uF，0603，X5R | C1608X5R1A335K080AC | Murata | |||
| VDDSHV_A | 6 | 5 | 6 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata |
| 3 | 3.3uF，0603，X5R | C1608X5R1A335K080AC | TDK | |||
| VDDSHV_B | 1 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | ||
| VDDSHV_C | 1 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | ||
| VDDSHV_F | 1 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | ||
| VDDSHV_G | 不适用 | 2 | 不适用 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata |
| VDDA33 | 2 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | ||
| 1 | 3.3uF，0603，X5R | C1608X5R1A335K080AC | TDK | |||
| 1 | 铁氧体磁珠 | BLM18EG121SN1D | Murata | |||
| 系统 3.3V 电源 LC 滤波器 | 1 | 3.3uF，0603，X5R | C1608X5R1A335K080AC | TDK | ||
| 1 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | |||
图 2-7 AM263x LaunchPad 摘录 – 1.2V 电源去耦原理图
图 2-8 AM263x LaunchPad 摘录 – 3.3V 数字 I/O 和模拟 I/O 去耦和滤波原理图
图 2-9 AM263x LaunchPad 摘录 – 1.8V 数字 I/O 和模拟 I/O 去耦和滤波原理图2.3.1 ADC/DAC 电压基准去耦
AM26x 器件上的 ADC 和 DAC 电压基准引脚也需要特定的去耦。要求如下表所列。
| ADC VREF | 数量 | 注释 | 器件型号 | 制造商 |
|---|---|---|---|---|
| ADC_VREFHI_G[1:0] | 1 | 4.7uF，0603，X5R | C1608X5R1A335K080AC | TDK |
| 2 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | |
| ADC_VREFHI_G[2] | 1 | 4.7uF，0603，X5R | C1608X5R1A335K080AC | TDK |
| 1 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | |
| ADC_VREFHI_G[3] (1) | 1 | 4.7uF，0603，X5R | C1608X5R1A335K080AC | TDK |
| 1 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | |
| DAC_VREF[0] | 1 | 4.7uF，0603，X5R | C1608X5R1A335K080AC | TDK |
| 1 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata | |
| DAC_VREF[1] (2) | 1 | 0.1uF，0201，X5R | GRM033R61A104KE15D | Murata |
图 2-10 AM263x LaunchPad 摘录 – ADC 和 DAC VREF 去耦原理图
图 2-11 AM263Px controlCard 摘录 – 其他 VREFHI_G3 和 VREFLO_G3 连接2.4 估计功耗
本节概述了每个器件电网的 AM263x、AM263Px 和 AM261x 峰值功耗的最新估计值。这些值可能会随着执行更多功率建模和表征而变化。这些数据可用于调整峰值直流/直流转换功率裕度，对 PCB 布局进行 IR 压降分析，以及帮助进行热负载分析。
这些估算值基于器件在 150°C 结温下运行时的初始功率仿真。有关最新的表征峰值功率数据，请参阅特定的 AM26x 器件数据表。
此外，还为 AM26x MCU 提供了基于用例的功耗估算工具 (PET)。此类工具可以帮助根据特定内核和外设利用率占空比进一步限制峰值功率。特定于器件的 PET 可从 AM263x、AM263Px 和 AM261x 产品页面下载。
| 器件 电源名称 |
标称 电压 (V) |
AM263x 峰值电流 (mA) |
AM263Px 峰值电流 (mA) |
AM261x 峰值电流 (mA) |
电源说明 | |
|---|---|---|---|---|---|---|
| VDD + VDDARn | 1.2 | 2500 | 2800 | 1750 | 数字内核电源 | |
| VDDS33 | 3.3 | 200 | 200 | 仅限 3.3V IO (1) | 200 | 3.3V 数字 I/O 电源 |
| 1.8V 和 3.3V IO(2) | 120 | |||||
| VDDA33 | 3.3 | 100 | 200 | 100 | 3.3V 模拟 I/O 电源 | |
| 器件 电源名称 |
标称 电压 (V) |
AM261x 峰值电流 (mA) |
电源说明 | |
|---|---|---|---|---|
| VDD + VDDARn | 1.25 | 1500 | 数字内核电源 | |
| VDDS33 | 3.3 | 仅限 3.3V IO (1) | 200 | 3.3V 数字 I/O 电源 |
| 1.8V 和 3.3V IO(2) | 120 | |||
| VDDA33 | 3.3 | 100 | 3.3V 模拟 I/O 电源 | |
2.5 配电网络
本节概述了每个网络上 AM26x 瞬态电流要求的最新估算值。这些值可能会随着执行更多功率建模和表征而变化。
这些瞬态用例值用于通过创建一组最小/最大工作频率和 PDN 阻抗 (Zmax) 目标限制，以限制 AM26x EVM（controlCard、LaunchPad 和 controlSOM）的 PDN 设计。这些限制基于仿真瞬态电流用例的幅度和压摆率。这些用例用于估算对所产生的瞬态事件充分去耦所需的 PDN 带宽。EVM PDN 的附加 z 参数仿真用于验证电源平面设计和去耦位置，以及组件值是否可以满足指定限制。图 2-12 对此进行了总结。
图 2-12 AM26x PDN 要求 – 示例图| 瞬态案例 | 网络名称 | 标称电压 (V) | 直流 IR 预算 (%) | 交流纹波预算 (%) | 空闲电流 (mA) | 峰值电流 (mA) | 空闲至峰值压摆率 (ns) | 注释 |
|---|---|---|---|---|---|---|---|---|
| VDDBASELINE1 | VDD | 1.2 | 2.5 | 2.5 | 0 | 2402 | 2.5 | 基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。 |
| VDDXTAL_PLL1 | VDD | 1.2 | 2.5 | 2.5 | 42 | 875 | 10 | XTAL 到 PLL 开启瞬态 |
| VDD WFI1 | VDD | 1.2 | 2.5 | 2.5 | 750 | 1117 | 12.5 | 4x RF5 WFI 事件瞬态 |
| VDDS33BASELINE1 | VDDS33 | 3.3 | 2.5 | 2.5 | 0 | 84 | 2.5 | 基线、简单瞬态模型，假设在单个 R5F 时钟周期内完成从 0 到峰值转换 |
| VDDA33BASELINE1 | VDDA33 | 3.3 | 2.5 | 2.5 | 0 | 34 | 2.5 | 基线、简单瞬态模型，假设在单个 R5F 时钟周期内完成从 0 到峰值转换 |
| VDDS18LDOBASELINE1 | VDDS18LDO | 1.8 | 2.5 | 2.5 | 0 | 01 | 2.5 | 基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换 |
| VDDA18LDOBASELINE1 | VDDA18LDO | 1.8 | 2.5 | 2.5 | 0 | 66 | 2.5 | 基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换 |
| 瞬态案例 | 网络名称 | Fmax (MHz) | 电流阶跃(mA) | PCB 直流容差(mV) | PCB 交流容差(mV) | PCB 目标直流 IR(mΩ) | PCB 目标交流 Zmax(mΩ) | 注释 |
|---|---|---|---|---|---|---|---|---|
| VDD BASELINE1 |
VDD | 200 | 2402 | 30 | 30 | 12 | 12 | 基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。 |
| VDD XTAL_PLL1 |
VDD | 50 | 833 | 30 | 30 | 36 | 36 | XTAL 到 PLL 开启瞬态。 |
| VDD WFI1 |
VDD | 40 | 367 | 30 | 30 | 82 | 82 | 4x RF5 WFI 事件瞬态。 |
| VDDS33 BASELINE1 |
VDDS33 | 200 | 84 | 83 | 83 | 982 | 982 | 基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。 |
| VDDA33 BASELINE1 |
VDDA33 | 200 | 34 | 83 | 83 | 2419 | 2419 | 基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。 |
| VDDS18LDO BASELINE1 |
VDDS18LDO | 200 | 1 | 45 | 45 | 45 | 45 | 基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。 |
| VDDA18LDO BASELINE1 |
VDDA18LDO | 200 | 66 | 45 | 45 | 682 | 682 | 基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。 |
2.5.1 仿真
以下仿真的 PDN z 参数性能是使用 Ansys SI 波从 AM263x LaunchPad 和 controlCard 布局中提取的。每个所选电容器的宽带 s 参数模型均由制造商提供。仿真仅捕获 25°C（室温）PCB 和电容器模型性能。
2.5.1.1 内核数字电源 1.2V
在 AM263x LaunchPad EVM 的 1.2V 内核数字电源网上执行了 Z11 仿真，以验证瞬态功率裕度。仿真域包括：
- AM263x BGA (UI) 1.2V 数字和 GND 回路扇出
- 内部 PCB 1.2V 和 GND 回路平面
- 布置在 1.2V 电源网上的去耦合
- U29 降压稳压器输出 LC 滤波器直至开关节点
这些仿真是通过在每次迭代之间进行多项电容器 BOM 更改以迭代方式完成的。每次迭代的主要特征是低于 Ztarget 的最大和最小频率带宽（请参阅上文章节），并且更改了 BOM 选择以更大限度地增加带宽和获得更大的 Ztarget 裕度。图 2-13 和图 2-14 中仅显示了初始和最终选择的 BOM 迭代。
图 2-13 AM263x LaunchPad PDN 仿真 –1.2V 内核电源仿真域
图 2-14 AM263x LaunchPad PDN 仿真 – 1.2V 内核电源仿真 Z11- AM263x LaunchPad PDN 仿真 – 1.2V 内核电源仿真 Z11
- 这导致标记 (m2) 点为 5.5mΩ
- 36mΩ 的 Ztarget 要求保持在 50KHz 至 63MHz 范围内
- BOM 中的主要区别是用 1.0µF 电容器替换所有 0.1µF BGA 和本地去耦电容器，这完全消除了 PDN 阻抗频谱中的 10MHz 谐振点
2.5.1.2 数字和模拟 I/O 电源 3.3V
Z11 仿真在 controlCard EVM 的 3.3V 数字和模拟电源网上执行，以验证瞬态电源裕度。仿真域包括：
- AM263x BGA (U1) 3.3V 电源和接地回路 BGA 和扇出
- 内部电源和接地回路布线层
- 稳压器输出
这些仿真的初始运行表明，无需更改 BOM 即可满足低于 Ztarget 的最大和最小频率带宽要求（请参阅上文各节内容）。下面仅显示了最终选择的 BOM 迭代的初始仿真。
仿真分为 VDDS33 数字 3.3V 平面和去耦网络以及 VDDA33 模拟 3.3V 迹线和设计本地去耦。这些仿真之间的区别在于用于分离这两个去耦性能仿真的 FL18 铁氧体磁珠元件。
图 2-15 AM263x LaunchPad PDN 仿真 – 3.3V 数字和模拟 I/O 电源仿真域 (A)
图 2-16 AM263x LaunchPad PDN 仿真 – 3.3V 数字和模拟 I/O 电源仿真域（第 8 层，底部）
图 2-17 AM263x LaunchPad PDN 仿真 – 3.3V 数字 I/O 电源仿真 Z11
图 2-18 AM263x LaunchPad PDN 仿真 – 3.3V 模拟 I/O 电源仿真 Z112.6 电子保险丝电源
AM26x MCU 采用了一次性可编程电子保险丝存储器，可用于存储客户的加密密钥和其他特定于各个器件的信息。仅当目标器件电子保险丝电源引脚 (VPP) 由 1.7V 标称输出电压、100mA 峰值电流电源供电时，才能对这些电子保险丝存储器位置进行编程。此 1.7V VPP 电源可以是板载的、非板载的，也可以来自 AM26x 设备的内部 1.8V LDO，需要已重新编程为所需的 1.7V/100mA 电源。
电子保险丝编程通常遵循以下一种或两种情况：
- 出厂编程 – 在 AM26x 系统的组装后测试期间对电子保险丝存储器进行编程。
- 现场编程 – 在器件出厂后对电子保险丝存储器进行编程并将存储器安装在终端设备中。
如果产品只需要出厂编程方案，那么在非板载情况下实施 VPP 电源可减少需要放置在 PCB 组件上的元件数量。VPP 电源仅在此编程序列中使用，因此将此硬件保留在电路板上并不能有效利用 PCB 布局规划面积、BOM 成本或测试时间。
但是，如果必须在工厂环境之外对电子保险丝存储器进行编程，则 VPP 电源必须由板载元件提供或可根据需要提供该电源的已连接附件板提供。
外部 VPP 电源
VPP 电源的具体放置和实施取决于设计人员如何利用电子保险丝存储器。实施应符合 图 2-19 中所示的图
图 2-19 AM26x 电子保险丝 VPP - 外部电源实施在 AM263x controlCARD 设计中，VPP 电源安装在电路板上，以便客户能够通过试验该过程来实现便捷的电子保险丝编程。在 controlCARD 上、TLV75801PDRVR LDO (U66) 用于将 3.3V 系统 I/O 电压降至 VPP 1.7V。
片上 VPP 电源
AM263Px 和 AM261x MCU 可以选择使用 1.8V 模拟 LDO (ANALDO) 在内部为 VPP 供电。必须在电子保险丝编程期间覆盖 ANALDO 以提供 1.7V，然后恢复到正常运行。
图 2-20 AM263Px/AM261x 电子保险丝 VPP - 内部模拟 LDO 实现有关完整的 VPP 电气要求和电子保险丝编程序列，请参阅器件特定的 AM26x 技术参考手册中的“一次性可编程 (OTP) 电子保险丝的 VPP”规范部分。
3 时钟
3.1 晶体和振荡器输入选项
AM26x XTAL_XI 和 XTAL_XO 时钟输入可来自连接的晶体或单端振荡器输出。
晶振时钟模式
连接的晶体需为工作频率为 25MHz 的基本模式晶体。晶体需要并联电容器，电容范围为 12pF-24pF。图 3-1 展示了 AM26x 在晶体模式下计时的示例。
图 3-1 AM263x 控制卡原理图摘录（针对完整的晶体和振荡器输入要求）振荡器时钟模式
如果采用单端振荡器输出，则 XTAL_XI 引脚需连接到振荡器，而 XTAL_XO 引脚必须悬空，在 PCB 上保持未连接状态。在振荡器输入模式下，XTAL_XI 引脚可以连接到 1.8V 方波或正弦波振荡器。有关完整的振荡器输入要求，请参阅器件特定 AM26x 数据表。图 3-2 展示了使用时钟分配器和缓冲器电路的 AM26x 时钟树示例。
图 3-2 AM263x controlCARD 原理图摘录 - 振荡器时钟源和时钟分配器对于 AM263x 控制卡，板载 ABM10W-25.0000MHZ-8-K1Z-T3 25MHz 晶体可提供晶体模式计时。或者，LMK1C1104PWR 时钟分配电路和 SN74LV1T34 缓冲器可为 XTAL_XI 引脚提供 1.8V 方波时钟。LMK1C1104PWR 还用于为板载以太网 PHY 提供时钟源。
3.2 输出时钟生成
AM26x 器件包括两个输出时钟源：CLKOUT0 和 CLKOUT1。这些时钟源用于为工业/汽车以太网 PHY 等连接的外设 IC 计时。这可以节省 BOM 成本以及额外的 IC 放置和布线空间。AM263x 和 AM263Px LaunchPad 包含 CLKOUT0（引脚 M2）信号为板载 DP83869HMRGZT 以太网 PHY 计时的可选路径。AM261x LaunchPad 包括 CLKOUT1 引脚信号通过以太网附加电路板连接器为以太网 PHY 计时的可选路径。未使用的 CLKOUT 引脚可以在 PCB 上保持未连接状态。
AM26x 器件包括一个外部参考时钟源 EXT_REFCLK0。此引脚旨在用作器件时钟发生器 PLL 电路的外部参考时钟输入。未使用的 EXT_REFCLK 引脚可以在 PCB 上保持未连接状态。有关 EXT_REFCLK0 的更多信息，请参阅器件特定的技术参考手册。
图 3-3 AM263x LaunchPad 布局摘录 – CLKOUT0 和 EXT_REFCLK0 输出3.3 晶体选择和并联电容
在晶体工作模式下，AM26x 可以连接到各种兼容的晶体。根据所选的 PCB 寄生电容和晶体，需要修改额外的负载电容，以实现更佳的启动稳定性和频率精度。
有关完整的晶体负载容差，请参阅器件特定的 AM26x 数据表。
3.4 晶体放置和布线
晶体振荡器输入需要尽可能靠近 AM26x XTAL_XI/XO 放置，且晶体和 MCU 焊盘之间的引线长度最短。短接至本地 VSS 平面的接地环需要放置在 XTAL_XI 和 XTAL_XO 引线附近并位于 XTAL_XI 和 XTAL_XO 引线之间，以帮助防止相邻信号耦合到时钟阻抗较高的晶体输入路径中。
图 3-4 AM263x LaunchPad 布局摘录 - 晶体布局和接地环结构4 复位
AM26x MCU 有两个硬件复位源：
- PORz：上电复位（逻辑低电平使能）引脚
- 必须由关联的 VDD 1.2V 内核和 VDDS33 3.3V I/O 稳压器或 PMIC 复位信号的电源正常电路驱动
- 为了实现有效复位，只有在 VDD 1.2V 内核和 VDDS33 3.3V I/O 稳压器稳定并处于其标称值之后，PORz 信号才必须从逻辑低电平转换为逻辑高电平。有关上电复位时序要求，请参阅特定于器件的数据表。
- WARMRSTn：热复位（逻辑低电平使能）输入和复位状态输出引脚
- 上电默认配置会将该引脚设置为开漏输出，从而输出器件的复位状态。
- 当器件进入复位状态时，该信号驱动为逻辑低电平。
- 当器件完全脱离复位时，该信号驱动为逻辑高电平。
PORz
PORz 用于在系统初始启动时保持为逻辑低电平。在验证了为 AM26x 电源引脚供电的每个稳压器均在标称输出电压下工作后，就可以将 PORz 信号调至逻辑高电平。此操作将启动 MCU 引导 ROM 执行，以对 SOP 引脚进行采样开始。
PORz - 分立式电源树实现
AM263x LaunchPad 实施采用单个 SN74LVC1G11 与门，该门接收来自板载 DC-DC 稳压器和可选按钮复位开关的开漏输出电源正常信号作为与门的输入。建议在 PORz 信号上使用弱下拉电阻器，以便在系统启动前将信号保持为逻辑低电平。如果 VDD 1.2V 或 VDDS33 3.3V 轨电源低于标称工作范围，则必须将 PORz 强制设置为低电平。
图 4-1 AM263x LaunchPad 原理图摘录 – PORz 生成PORz - 基于 PMIC 的电源设计实施
对于利用基于 PMIC 的电源设计的 AM26x 系统，PORz 逻辑会稍微复杂一些。在 AM263Px controlCARD 上，来自 1.2V 稳压器的开路输出电源良好信号、可选的按钮复位开关以及来自 PMIC 的 nRST 信号都是 SN74LVC1G11 与门的输入。3 输入与门的输出与 2 输入 SN74LVC1G08 与门的输入相连，另一个输入是将系统输入电压 (5V) 分压至 0.88V 的分压器的输出。SN74LVC1G08 的输出连接到 AM26x PORz。SN74LVC1G08 低电平输入电压为 0.8V，因此如果输入电压降至 0.8V 以下，与门会输出逻辑 0，从而触发复位。
图 4-2 AM263Px controlCARD 原理图摘录 – PORZ 生成对于使用单一 PMIC 电源设计的 AM261x 系统设计（例如 TPS650360），PORz 信号由 PMIC 的 nRSTOUT 信号与复位按键通过逻辑与门 (AND) 共同生成。这是一种简单有效的设计，涉及较少的冗余和元件。
图 4-3 AM261x LaunchPad 原理图摘录 – PORz 的生成有关上电复位和断电复位时序要求的完整说明，请参阅特定于器件的 AM26x 数据表。
WARMRSTn
WARMRSTn 引脚是一个多用途软件复位输入和硬件复位状态引脚。在上电默认配置中，该引脚配置为开漏输出，需要一个外部上拉电阻器连接到 VDDS33 3.3V I/O 电压轨。在此模式下，WARMRSTn 可用作 MCU 复位指示器，并可用于驱动所连接外设 IC（如以太网 PHY 和存储器）的复位输入。
图 4-4 AM263x 控制卡原理图摘录 – PORz 和 WARMRSTn 引脚排列WARMRSTn 也可由配置为软件复位。AM26x 器件上还提供了其他软件复位源。有关复位功能的更多信息，请参阅器件特定的 AM26x 技术参考手册中的“复位”章节。
由于此引脚默认为开漏配置，如果设计中同时需要复位状态输出模式和软件复位输入模式，则建议使用开漏缓冲器来驱动可选的复位输入状态。对于 AM263x 控制卡，SN74LVC1G07 开漏缓冲器用于选择性地驱动按钮 WARMRSTn，而不与复位状态输出冲突，复位状态输出用于在板初始通电期间复位板载以太网 PHY。
图 4-5 AM263x 控制卡原理图摘录 – WARMRSTn 按钮开漏驱动器5 自动加载
通电检测 (SOP) 信号用于将所选引导模式锁存到 AM26x 器件中。在 PORz 上升沿（低电平到高电平逻辑转换）期间，对 SOP[3:0] 信号进行采样。产生的 4 位用于将引导 ROM 分支到所选的引导模式。并非所有组合都受支持。有关 SOP 引脚状态和支持的引导模式的完整说明，请参阅器件特定的 AM26x 技术参考手册。
