ZHCSH90A January   2015  – December 2017 VSP5324-Q1

PRODUCTION DATA.  

  1. 特性
  2. 应用
  3. 说明
    1.     Device Images
      1.      简化的原理图
      2.      信噪比与输入信号频率间的关系
  4. 修订历史记录
  5. Pin Configuration and Functions
    1.     Pin Functions
  6. Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  Electrical Characteristics: Dynamic Performance
    6. 6.6  Electrical Characteristics: General
    7. 6.7  Electrical Characteristics: Digital
    8. 6.8  Timing Requirements
    9. 6.9  LVDS Timing at Different Sampling Frequencies (One-Lane Interface, 12x Serialization)
    10. 6.10 LVDS Timing at Different Sampling Frequencies (Two-Lane Interface, 6x Serialization)
    11. 6.11 Serial Interface Timing Requirements
    12. 6.12 Typical Characteristics
  7. Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagrams
    3. 7.3 Feature Description
      1. 7.3.1 Analog Input
        1. 7.3.1.1 Large- and Small-Signal Input Bandwidth
      2. 7.3.2 Digital Processing Block
        1. 7.3.2.1 Digital Gain
        2. 7.3.2.2 ADC Input Polarity Inversion
        3. 7.3.2.3 SYNC Function
        4. 7.3.2.4 Output Data Format
      3. 7.3.3 Serial LVDS Interface
        1. 7.3.3.1 One-Lane, 12x Serialization with DDR Bit Clock and 1x Frame Clock
        2. 7.3.3.2 Two-Lane, 6x Serialization with DDR Bit Clock and 0.5x Frame Clock
      4. 7.3.4 Bit Clock Programmability
      5. 7.3.5 LVDS Output Data and Clock Buffers
    4. 7.4 Device Functional Modes
      1. 7.4.1 External Reference Mode Of Operation
        1. 7.4.1.1 Using the REF Pins
        2. 7.4.1.2 Using the VCM Pin
    5. 7.5 Programming
      1. 7.5.1 Serial Interface
      2. 7.5.2 Register Initialization
      3. 7.5.3 Serial Register Readout
    6. 7.6 Register Maps
      1. 7.6.1 Serial Registers
        1. 7.6.1.1  Register 00h (offset = 00h) [reset = 0]
          1. Table 7. Register 00h Field Descriptions
        2. 7.6.1.2  Register 01h (offset = 01h) [reset = 0]
          1. Table 8. Register 01h Field Descriptions
        3. 7.6.1.3  Register 02h (offset = 02h) [reset = 0]
          1. Table 9. Register 02h Field Descriptions
        4. 7.6.1.4  Register 0Ah (offset = 0Ah) [reset = 0]
          1. Table 10. Register 0Ah Field Descriptions
        5. 7.6.1.5  Register 0Fh (offset = 0Fh) [reset = 0]
          1. Table 11. Register 0Fh Field Descriptions
        6. 7.6.1.6  Register 14h (offset = 14h) [reset = 0]
          1. Table 12. Register 14h Field Descriptions
        7. 7.6.1.7  Register 1Ch (offset = 1Ch) [reset = 0]
          1. Table 13. Register 1Ch Field Descriptions
        8. 7.6.1.8  Register 23h (offset = 23h) [reset = 0]
          1. Table 14. Register 23h Field Descriptions
        9. 7.6.1.9  Register 24h (offset = 24h) [reset = 0]
          1. Table 15. Register 24h Field Descriptions
        10. 7.6.1.10 Register 25h (offset = 25h) [reset = 0]
          1. Table 16. Register 25h Field Descriptions
        11. 7.6.1.11 Register 26h (offset = 26h) [reset = 0]
          1. Table 17. Register 26h Field Descriptions
        12. 7.6.1.12 Register 27h (offset = 27h) [reset = 0]
          1. Table 18. Register 27h Field Descriptions
        13. 7.6.1.13 Register 28h (offset = 28h) [reset = 0]
          1. Table 19. Register 28h Field Descriptions
        14. 7.6.1.14 Register 29h (offset = 29h) [reset = 0]
          1. Table 20. Register 29h Field Descriptions
        15. 7.6.1.15 Register 2Ah (offset = 2Ah) [reset = 0]
          1. Table 21. Register 2Ah Field Descriptions
        16. 7.6.1.16 Register 2Bh (offset = 2Bh) [reset = 0]
          1. Table 22. Register 2Bh Field Descriptions
        17. 7.6.1.17 Register 2Eh (offset = 2Eh) [reset = 0]
          1. Table 23. Register 2Eh Field Descriptions
        18. 7.6.1.18 Register 30h (offset = 30h) [reset = 0]
          1. Table 24. Register 30h Field Descriptions
        19. 7.6.1.19 Register 33h (offset = 33h) [reset = 0]
          1. Table 25. Register 33h Field Descriptions
        20. 7.6.1.20 Register 35h (offset = 35h) [reset = 0]
          1. Table 26. Register 35h Field Descriptions
        21. 7.6.1.21 Register 38h (offset = 38h) [reset = 0x0000]
          1. Table 27. Register 38h Field Descriptions
        22. 7.6.1.22 Register 42h (offset = 42h) [reset = 0]
          1. Table 28. Register 42h Field Descriptions
        23. 7.6.1.23 Register 45h (offset = 45h) [reset = 0]
          1. Table 29. Register 45h Field Descriptions
        24. 7.6.1.24 Register 46h (offset = 46h) [reset = 0]
          1. Table 30. Register 46h Field Descriptions
        25. 7.6.1.25 Register 50h (offset = 50h) [reset = 0]
          1. Table 31. Register 50h Field Descriptions
        26. 7.6.1.26 Register 51h (offset = 51h) [reset = 0]
          1. Table 32. Register 51h Field Descriptions
        27. 7.6.1.27 Register 53h (offset = 53h) [reset = 0]
          1. Table 33. Register 53h Field Descriptions
        28. 7.6.1.28 Register 54h (offset = ) [reset = 0]
          1. Table 34. Register 54h Field Descriptions
        29. 7.6.1.29 Register 55h (offset = 55h) [reset = 0]
          1. Table 35. Register 55h Field Descriptions
        30. 7.6.1.30 Register F0h (offset = F0h) [reset = 0]
          1. Table 36. Register F0h Field Descriptions
  8. Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 Drive Circuit Requirements
        2. 8.2.2.2 Clock Input
      3. 8.2.3 Application Curves
  9. Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
      1. 10.1.1 General Guidelines
      2. 10.1.2 Grounding
      3. 10.1.3 Supply Decoupling
      4. 10.1.4 Exposed Pad
    2. 10.2 Layout Example
  11. 11器件和文档支持
    1. 11.1 器件支持
      1. 11.1.1 器件命名规则
    2. 11.2 文档支持
      1. 11.2.1 相关文档
    3. 11.3 接收文档更新通知
    4. 11.4 社区资源
    5. 11.5 商标
    6. 11.6 静电放电警告
    7. 11.7 Glossary
  12. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

器件命名规则

    模拟带宽基频功率相对低频值下降 3dB 时的模拟输入频率。
    孔径延迟输入采样时钟上升沿与发生采样的实际时间之间的延迟时间。该延迟在各通道中会有所不同。最大差值被定义为孔径延迟差异(通道间)。
    孔径不确定性(抖动)采样之间孔径延迟时间的变化。
    时钟脉宽和占空比时钟占信号空比是时钟信号保持逻辑高电平的时间(时钟脉宽)与一个时钟信号周期的比率。占空比通常以百分比的形式表示。理想差分正弦波时钟的占空比为 50%。
    最大转换速率行指定操作时所采用的最大采样率。除非另有说明,所有参数测试均以该采样率执行。
    最小转换速率ADC 正常工作时的最小采样率。
    微分非线性 (DNL)理想 ADC 对模拟输入值进行编码转换时以 1 LSB 为步长。DNL 是指任意单个步长与这一理想值之间的偏差(以 LSB 为计量单位)。
    积分非线性 (INL)INL 是 ADC 传递函数与其最小二乘法曲线拟合所确定的最佳拟合曲线的偏差(以 LSB 为计量单位)。
    增益误差增益误差是指 ADC 实际输入满量程范围与其理想值的偏差。增益误差以理想输入满量程范围的百分比形式表示,由两部分组成:基准不精确导致的误差和通道导致的误差。两种误差均以独立形式标注,分别为 EG(REF) 和 EG(CHAN)。对于一阶近似值,总增益误差为 (Etot ~ EG(REF) + EG(CHAN))。例如,如果 Etot = ±0.5%,则满量程输入范围为 [(1 – 0.5 / 100) × ƒS(ideal)] 至 [(1 + 0.5 / 100) × ƒS(ideal)]。
    偏移误差偏移误差是指 ADC 实际平均空闲通道输出编码与理想平均空闲通道输出编码之间的差值(以 LSB 数表示)。该数量通常转换为毫伏。
    温度漂移温度漂移系数(相对于增益误差和偏移误差)指定了参数从 TMIN 到 TMAX 每摄氏度的变化量。此系数由参数在 TMIN 至 TMAX 范围内的最大变化量除以 TMAX – TMIN 的差值计算得出。
    信噪比 (SNR)SNR 是指基频功率 (PS) 与噪底功率 (PN) 的比值,后者不包括直流功率和前 9 个谐波的功率。当基频的绝对功率用作基准时,SNR 以 dBc(相对于载波的分贝数)为单位;当基频功率被外推至转换器满量程范围时,SNR 以 dBFS(相对于满量程的分贝数)为单位。
    Equation 3. VSP5324-Q1 q_snr_sles275.gif
    信噪比和失真 (SINAD)SINAD 是指基频功率 (PS) 与所有其他频谱成分(包括噪声 (PN) 和失真 (P(HD)),但不包括直流)功率的比值。当基频的绝对功率用作基准时,SINAD 以 dBc(相对于载波的分贝数)为单位;当基频功率被外推至转换器满量程范围时,SINAD 以 dBFS(相对于满量程的分贝数)为单位。
    Equation 4. VSP5324-Q1 q_sinad_sles275.gif
    有效位数 (ENOB)ENOB 测量的是转换器相对于理论限值(基于量化噪声)的性能。
    Equation 5. VSP5324-Q1 q_enob_sles275.gif
    总谐波失真 (THD)THD 是指基频功率 (PS) 与前 9 个谐波的功率 (P(HD)) 的比值。THD 通常以 dBc 为单位(相对于载波的分贝数)。
    Equation 6. VSP5324-Q1 q_thd_sles275.gif
    无杂散动态范围 (SFDR)基频功率与最高的其他频谱成分(毛刺或谐波)功率的比值。SFDR 通常以 dBc 为单位(相对于载波的分贝数)。
    双频互调失真 (IMD3)IMD3 是基频(ƒ1 和 ƒ2 频率处)功率与最差频谱成分(2 ƒ1 – ƒ2 或 2 ƒ2 – ƒ1 频率处)功率的比值。当基频的绝对功率用作基准时,IMD3 以 dBc(相对于载波的分贝数)为单位;当基频功率被外推至转换器满量程范围时,IMD3 以 dBFS(相对于满量程的分贝数)为单位。
    直流电源抑制比 (DC PSRR)DC PSSR 是偏移误差变化量与模拟电源电压变化量的比值。DC PSRR 通常以 mV/V 为单位进行表示。
    交流电源抑制比 (AC PSRR)AC PSRR 测量的是 ADC 对电源电压变化的抑制能力。如果 ΔV(AVDD) 表示电源电压的变化,ΔVO 表示 ADC 输出代码的相应变化(以输入为基准),则:
    Equation 7. VSP5324-Q1 q_psrr_sles275.gif
    电压过载恢复使过载的模拟输入端的误差恢复至 1% 以下所需的时钟周期数。该技术参数的测试方法是分别施加具有 6dB 正过载和负过载的正弦波信号。然后记录下过载后前几个采样(相对于期望值)的偏差。
    共模抑制比 (CMRR) CMRR 测量的是 ADC 对模拟输入共模变化的抑制能力。如果 ΔVIC 为输入引脚的共模电压变化值,ΔVO 为 ADC 输出代码的相应变化(以输入为基准),则:
    Equation 8. VSP5324-Q1 q_cmrr_sles275.gif
    串扰(仅限于多通道 ADC) 串扰测量的是目标通道与其相邻通道之间的内部信号耦合。串扰分两种情况:一种是与紧邻通道(近端通道)之间的耦合,另一种是与跨封装通道(远端通道)之间的耦合。通常采用对邻近通道施加满量程信号的方式来测量串扰。串扰是指耦合信号功率(在目标通道的输出端测得)与邻近通道输入端所施加信号功率的比值。串扰通常以 dBc 为单位进行表示。