ZHCSQC0C June   2022  – April 2025 ADC12DJ5200-SP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性：直流规格
    6. 5.6  电气特性：功耗
    7. 5.7  电气特性：交流规格（双通道模式）
    8. 5.8  电气特性：交流规格（单通道模式）
    9. 5.9  时序要求
    10. 5.10 开关特性
    11. 5.11 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  器件比较
      2. 6.3.2  模拟输入
        1. 6.3.2.1 模拟输入保护
        2. 6.3.2.2 满量程电压 (VFS) 调整
        3. 6.3.2.3 模拟输入失调电压调整
      3. 6.3.3  ADC 内核
        1. 6.3.3.1 ADC 工作原理
        2. 6.3.3.2 ADC 内核校准
        3. 6.3.3.3 模拟基准电压
        4. 6.3.3.4 ADC 超范围检测
        5. 6.3.3.5 误码率 (CER)
      4. 6.3.4  温度监测二极管
      5. 6.3.5  时间戳
      6. 6.3.6  时钟
        1. 6.3.6.1 无噪声孔径延迟调节（tAD 调节）
        2. 6.3.6.2 孔径延迟斜坡控制 (TAD_RAMP)
        3. 6.3.6.3 用于多器件同步和确定性延迟的 SYSREF 采集
          1. 6.3.6.3.1 SYSREF 位置检测器和采样位置选择（SYSREF 窗口）
          2. 6.3.6.3.2 自动 SYSREF 校准
      7. 6.3.7  可编程 FIR 滤波器 (PFIR)
        1. 6.3.7.1 双通道均衡
        2. 6.3.7.2 单通道均衡
        3. 6.3.7.3 时变滤波器
      8. 6.3.8  数字下变频器 (DDC)
        1. 6.3.8.1 舍入和饱和
        2. 6.3.8.2 数控振荡器和复频混频器
          1. 6.3.8.2.1 NCO 快速跳频 (FFH)
          2. 6.3.8.2.2 NCO 选择
          3. 6.3.8.2.3 基本 NCO 频率设置模式
          4. 6.3.8.2.4 合理 NCO 频率设置模式
          5. 6.3.8.2.5 NCO 相位偏移设置
          6. 6.3.8.2.6 NCO 相位同步
        3. 6.3.8.3 抽取滤波器
        4. 6.3.8.4 输出数据格式
        5. 6.3.8.5 抽取设置
          1. 6.3.8.5.1 抽取因子
          2. 6.3.8.5.2 DDC 增益提升
      9. 6.3.9  JESD204C 接口
        1. 6.3.9.1 传输层
        2. 6.3.9.2 扰频器
        3. 6.3.9.3 链路层
        4. 6.3.9.4 8B/10B 链路层
          1. 6.3.9.4.1 数据编码 (8B/10B)
          2. 6.3.9.4.2 多帧和本地多帧时钟 (LMFC)
          3. 6.3.9.4.3 代码组同步 (CGS)
          4. 6.3.9.4.4 初始通道对齐序列 (ILAS)
          5. 6.3.9.4.5 帧和多帧监控
        5. 6.3.9.5 64B/66B 链路层
          1. 6.3.9.5.1 64B/66B 编码
          2. 6.3.9.5.2 多块、扩展多块和本地扩展多块时钟 (LEMC)
          3. 6.3.9.5.3 使用同步报头的模块、多块和扩展多块对齐
            1. 6.3.9.5.3.1 循环冗余校验 (CRC) 模式
            2. 6.3.9.5.3.2 正向纠错 (FEC) 模式
          4. 6.3.9.5.4 初始通道对齐
          5. 6.3.9.5.5 模块、多块和扩展多块对齐监控
        6. 6.3.9.6 物理层
          1. 6.3.9.6.1 串行器/解串器预加重功能
        7. 6.3.9.7 JESD204C 启用
        8. 6.3.9.8 多器件同步和确定性延迟
        9. 6.3.9.9 在子类 0 系统中运行
      10. 6.3.10 报警监控
        1. 6.3.10.1 时钟翻转检测
        2. 6.3.10.2 FIFO 翻转检测
    4. 6.4 器件功能模式
      1. 6.4.1 双通道模式
      2. 6.4.2 单通道模式（DES 模式）
      3. 6.4.3 双输入单通道模式（双 DES 模式）
      4. 6.4.4 JESD204C 模式
        1. 6.4.4.1 JESD204C 工作模式表
        2. 6.4.4.2 JESD204C 模式（续）
        3. 6.4.4.3 JESD204C 传输层数据格式
        4. 6.4.4.4 64B/66B 同步报头流配置
      5. 6.4.5 断电模式
      6. 6.4.6 测试模式
        1. 6.4.6.1 串行器测试模式详细信息
        2. 6.4.6.2 PRBS 测试模式
        3. 6.4.6.3 时钟图形模式
        4. 6.4.6.4 斜坡测试模式
        5. 6.4.6.5 近程和远程传输测试模式
          1. 6.4.6.5.1 近程传输测试模式
        6. 6.4.6.6 D21.5 测试模式
        7. 6.4.6.7 K28.5 测试模式
        8. 6.4.6.8 重复 ILA 测试模式
        9. 6.4.6.9 修改的 RPAT 测试模式
      7. 6.4.7 校准模式和修整
        1. 6.4.7.1 前台校准模式
        2. 6.4.7.2 后台校准模式
        3. 6.4.7.3 低功耗后台校准 (LPBG) 模式
      8. 6.4.8 偏移校准
      9. 6.4.9 修整
    5. 6.5 编程
      1. 6.5.1 使用串行接口
        1. 6.5.1.1 SCS
        2. 6.5.1.2 SCLK
        3. 6.5.1.3 SDI
        4. 6.5.1.4 SDO
        5. 6.5.1.5 流模式
    6. 6.6 SPI 寄存器映射
  8. 7 应用信息免责声明
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 宽带射频采样接收器
        1. 7.2.1.1 设计要求
          1. 7.2.1.1.1 输入信号路径
          2. 7.2.1.1.2 时钟
        2. 7.2.1.2 详细设计过程
          1. 7.2.1.2.1 计算交流耦合电容的值
      2. 7.2.2 可重新配置的双通道 5 GSPS 或单通道 10 Gsps 示波器
        1. 7.2.2.1 设计要求
          1. 7.2.2.1.1 输入信号路径
          2. 7.2.2.1.2 时钟
          3. 7.2.2.1.3 ADC12DJ5200-SP 示波器应用
    3. 7.3 初始化设置
    4. 7.4 电源相关建议
      1. 7.4.1 电源时序
    5. 7.5 布局
      1. 7.5.1 布局指南
      2. 7.5.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.10 开关特性

典型值条件：TJ = 25°C，VA19 = 1.9V，VA11 = 1.1V，VD11 = 1.1V，默认满量程电压，fIN = 347MHz，AIN = –1dBFS，fCLK = 5.12GHz，经过滤波，1VPP 正弦波时钟，JMODE = 1，抖动启用默认设置，VA11、VD11 和 VS11 噪声抑制开启，(EN_VA11_NOISE_SUPPR = EN_VD11_NOISE_SUPPR = EN_VS11_NOISE_SUPPR = 1)，并进行后台校准（另有说明除外）；最小值和最大值是在标称电源电压下以及推荐工作条件 表中给出的推荐结温范围内测得
参数 测试条件 最小值 典型值 最大值 单位
器件（采样）时钟（CLK+、CLK-）
tAD 从 CLK± 上升沿（双通道模式）或上升沿和下降沿（单通道模式）到采样时刻的采样（孔径）延迟 TAD_COARSE = 0x00，TAD_FINE = 0x00 且 TAD_INV = 0 360 ps
tTAD(MAX) 最大 tAD 调整可编程延迟，不包括时钟反相 (TAD_INV = 0) 粗调 (TAD_COARSE = 0xFF) 289 ps
精调 (TAD_FINE = 0xFF) 4.9 ps
tTAD(STEP) tAD 调整可编程延迟步长 粗调 (TAD_COARSE) 1.13 ps
微调 (TAD_FINE) 19 fs
tAJ 孔径抖动，rms 最小 tAD 调整粗调设置（TAD_COARSE = 0x00，TAD_INV = 0），抖动功能禁用 (ADC_DITH_EN = 0) 50 fs
最小 tAD 调整粗调设置（TAD_COARSE = 0x00，TAD_INV = 0），抖动功能启用 (ADC_DITH_EN = 1) 60 fs
最大 tAD 调整粗调设置，(TAD_COARSE = 0xFF) 不包括 (TAD_INV = 0)，抖动功能禁用 (ADC_DITH_EN = 0) 65(3)
最大 tAD 调整粗调设置(TAD_COARSE = 0xFF) 不包括 (TAD_INV = 0)，抖动功能启用 (ADC_DITH_EN = 1) 74(3)
串行数据输出（DA[7:0]+、DA[7:0]–、DB[7:0]+、DB[7:0]–）
fSERDES 串行输出比特率 1 17.16 Gbps
UI 串行输出单位间隔 58.2 1000 ps
tTLH 低电平到高电平转换时间（差分） 20% 至 80%、8H8L 测试模式，17.16Gbps 18.9 ps
tTHL 高电平到低电平转换时间（差分） 20% 至 80%、8H8L 测试模式，17.16Gbps 18.8 ps
DDJ 数据相关抖动峰峰值 PRBS-7 测试模式、JMODE = 19、12.8Gbps 9.0 ps
PRBS-9 测试模式、JMODE = 30、17.16Gbps 10.0
DCD 奇偶抖动峰峰值 PRBS-7 测试模式、JMODE = 19、12.8Gbps .33 ps
PRBS-9 测试模式、JMODE = 30、17.16Gbps .6
EBUJ 有效有界不相关抖动峰峰值 PRBS-7 测试模式、JMODE = 19、12.8Gbps 1.7 ps
PRBS-9 测试模式、JMODE = 30、17.16Gbps 1.93
RJ 无界随机抖动，RMS 8H8L 测试模式、JMODE = 19、12.8Gbps 0.85 ps
PRBS-9 测试模式、JMODE = 30、17.16Gbps 0.88
TJ 总抖动峰峰值，无界随机抖动部分根据 BER = 1e-15 (Q = 7.94) 定义 PRBS-7 测试模式、JMODE = 19、12.8Gbps 23.3 ps
PRBS-9 测试模式、JMODE = 30、17.16Gbps 22.6
ADC 内核延迟
tADC 从对参考样本进行采样的 CLK± 边沿到对 SYSREF 转换为高电平进行采样的 CLK± 边沿的确定性延迟时间(1) JMODE = 0、30、32 2.5 tCLK 周期数
JMODE = 1、5、19、40、42、44 -9.5
JMODE = 2、31、33 2
JMODE = 3、7、20 -10
JMODE = 6、50 -13.5
JMODE = 8、51 -14
JMODE = 10、37 183
JMODE = 11、47 171
JMODE = 12、53 167
JMODE = 13、39 372
JMODE = 14、15、49 或 55 364
JMODE = 16 356
JMODE = 21、36 148
JMODE = 22、46 142
JMODE = 23、38 223.5
JMODE = 24、48 219.5
JMODE = 25、52 138
JMODE = 26、54 211.5
JMODE = 27 207.5
JMODE = 34 6.5
JMODE = 35 6
JMODE = 41、43、45 -10.0
JMODE = 56、59 750
JMODE = 57、58、60 742
JMODE = 61、62、63、64、65 403.5
JMODE = 66、67、68 1514
JMODE = 69、70、71 777.5
JESD204C 和串行器延迟
tTX 从对 SYSREF 高电平进行采样的 CLK± 上升沿到 JESD204C 串行输出通道上对应 tADC 参考样本的多帧（8B/10B 编码）或扩展多块（64B/66B 编码）的第一位的延迟时间(2) JMODE = 0 92 111 tCLK 周期数
JMODE = 1 159 182
JMODE = 2 93 111
JMODE = 3 159 188
JMODE = 5 143 168
JMODE = 6、8、12、15、25、26 191 215
JMODE = 7、11、22 143 168
JMODE = 10 85 103
JMODE = 13、21、23 85 102
JMODE = 14、24 143 166
JMODE = 16、27 280 305
JMODE = 19、20 143 165
JMODE = 30、31 114 134
JMODE = 32、34、36 102 119
JMODE = 33、35、37 103 119
JMODE = 38 102 118
JMODE = 39 103 118
JMODE = 40 205 229
JMODE = 41 206 229
JMODE = 42、43、48 或 49 179 200
JMODE = 44、45、46 或 47 179 202
JMODE = 50、52、54 267 291
JMODE = 51、53、55 268 291
JMODE = 56、61 143 165
JMODE = 57、62 191 213
JMODE = 58、63 280 305
JMODE = 59、64 179 199
JMODE = 60 268 289
JMODE = 65 267 289
JMODE = 66、69 191 212
JMODE = 67、70 280 304
JMODE = 68 268 288
JMODE = 71 267 288
串行编程接口 (SDO)
t(OZD) 在读操作期间从第 16 个 SCLK 周期的下降沿到 SDO 从三态转换至数据生效的延迟时间 1 ns
t(ODZ) 从 SCS 上升沿到 SDO 从数据生效转换至三态的延迟时间 10 ns
t(OD) 在读操作期间从 SCLK 的下降沿到 SDO 生效的延迟时间 1 12 ns
(1) tADC 是精确的、未四舍五入的确定性延迟时间。如果在 SYSREF 高电平采集点之后对参考样本进行采样，则延迟时间可能为负，在这种情况下，总延迟小于 tTX 给出的延迟。
(2) 为 tTX 指定的值包括确定性延迟时间和非确定性延迟时间。随着工艺、温度和电压变化，延迟时间也会有所不同。在子类 1 模式下运行时，JESD204B 会考虑这些变化，从而实现确定性延迟。必须选择适当的接收器 RBD 值，使弹性缓冲器释放点不会出现在本地多帧时钟 (LMFC) 周期的无效区域内。
(3) tAJ 会因为内部时钟路径上的额外衰减而增加。