ZHCABZ5A November   2021  – December 2022 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137 , TMS320F2800152-Q1 , TMS320F2800153-Q1 , TMS320F2800154-Q1 , TMS320F2800155 , TMS320F2800155-Q1 , TMS320F2800156-Q1 , TMS320F2800157 , TMS320F2800157-Q1 , TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1

 

  1.   F2800x 器件的硬件设计指南
  2.   商标
  3. 1引言
  4. 2典型的 F2800x 系统方框图
  5. 3原理图设计
    1. 3.1 封装和器件决策
      1. 3.1.1 F2800x 器件
        1. 3.1.1.1 TMS320F28004x
        2. 3.1.1.2 TMS320F28002x
        3. 3.1.1.3 TMS320F28003x
        4. 3.1.1.4 TMS320F280013x
      2. 3.1.2 迁移指南
      3. 3.1.3 引脚复用 (PinMux) 工具
      4. 3.1.4 可配置逻辑块
    2. 3.2 数字 IO
      1. 3.2.1 通用输入/输出
      2. 3.2.2 集成外设和 X-BAR
      3. 3.2.3 控制外设
      4. 3.2.4 通信外设
      5. 3.2.5 引导引脚和引导外设
    3. 3.3 模拟 IO
      1. 3.3.1 模拟外设
      2. 3.3.2 选择模拟引脚
      3. 3.3.3 内部与外部模拟基准
      4. 3.3.4 ADC 输入
      5. 3.3.5 驱动选项
      6. 3.3.6 低通/抗混叠滤波器
    4. 3.4 电源
      1. 3.4.1 电源要求
      2. 3.4.2 电源时序
      3. 3.4.3 VDD 稳压器
        1. 3.4.3.1 内部与外部稳压器
        2. 3.4.3.2 内部 LDO 与内部直流/直流稳压器
      4. 3.4.4 功耗
      5. 3.4.5 功率计算
    5. 3.5 XRSn 和系统复位
    6. 3.6 计时
      1. 3.6.1 内部与外部振荡器
    7. 3.7 调试和仿真
      1. 3.7.1 JTAG/cJTAG
      2. 3.7.2 调试探针
    8. 3.8 未使用的引脚
  6. 4PCB 布局设计
    1. 4.1 布局设计概述
      1. 4.1.1 建议的布局实践
      2. 4.1.2 电路板尺寸
      3. 4.1.3 层堆叠
    2. 4.2 建议的电路板布局布线
    3. 4.3 放置元件
      1. 4.3.1 电力电子元件注意事项
    4. 4.4 接地层
    5. 4.5 模拟和数字分离
    6. 4.6 信号布线的引线和过孔
    7. 4.7 散热注意事项
  7. 5EOS、EMI/EMC 和 ESD 注意事项
    1. 5.1 电气过载
    2. 5.2 电磁干扰和电磁兼容性
    3. 5.3 静电放电
  8. 6最终详细信息和检查清单
  9. 7参考文献
  10. 8修订历史记录

3.6.1 内部与外部振荡器

在设计过程中需要做出一个重要决定，那就是选择使用板载时钟选项还是将外部振荡器整合到系统中。以下设计注意事项应该会在决策过程中提供充分的帮助，不过最终选择取决于成本和系统时钟要求。

两个内部 0 引脚片上振荡器（INTOSC1 和 INTOSC2）以 10MHz 的频率运行，可用于为主 PLL 和 CPU 计时器 2 提供时钟。此外，INTOSC1 还可以为看门狗块提供时钟。这些振荡器在上电时默认启用，其中 INTOSC2 设置为系统参考时钟源，INTOSC1 用作备用时钟源。该时钟选项对于优先考虑节省成本和缩短设计周期的设计非常有用。与外部时钟源相比，该决策的不足是精度较低。根据环境条件，时钟在典型的 10MHz 频率时可能具有大约 1.5% 至 3% 的频率稳定性。每个器件的稳定性都不同，因此请参阅器件特定数据表，了解具体的值和测试条件。此外，请注意，对于 F28004x，仅在该系统由 INTOSC 提供时钟且 X1 具有外部下拉电阻器时，GPIO18 及其多路复用器选项可用。对于其他器件，当使用 INTOSC 时，GPIO18 和 GPIO19 可用作额外的数字信号。

另一个时钟选项是将内部振荡器与外部晶体结合使用。如果要求时钟精度优于 1%，则应使用该方法。选择该方法时需要注意的一点是，不建议与晶体电路进行任何其他连接。此外，需要非常仔细地设计晶体振荡器，确保正常运行。这些晶体具有多个参数，因此建议咨询晶体供应商，选用适用于 C2000 器件的晶体。必须特别注意，所选的晶体应精确匹配系统的负载电容。负载电容 Cload 超出理想范围的晶体将阻止驱动晶体的振荡器可靠启动和运行。有效负载电容为 C1 和 C2 的串联组合，这两个电容器分别连接到 X1和 X2。要计算 Cload 的容值，请考虑 C1 和 C2 以及在 PCB 布线时所产生的杂散电容。

Equation10. C l o a d , X T A) L = C 1 × C 2 C 1 + C 2 + C s t r a y

假设 C1 和 C2 相等。这不是必需的，但有助于将计算简化为以下公式：

Equation11. C l o a d , X T A) L = C 2 + C s t r a y

例如，假设系统具有 12pF 的已知负载电容和 2pF 的杂散电容。通过适当的计算，得出建议的电容器容值为 20pF。

Equation12. 12 p F = C 2 + 2 p F
Equation13. C = 20 p F

对于当前的 F2800x 器件，建议的晶体负载电容应约为 12pF 至 24pF。对于未来的器件，该容值可能不同。有关其他要求，请参阅器件特定数据表。如图 3-13 所示，晶体应连接在 X1 和 X2 之间，其负载电容器连接至 VSS。

图 3-13 外部晶体电路

谐振器也可以采用与晶体类似的方式使用，具有类似的权衡和注意事项。在实施谐振器时，应将其连接在 X1 和 X2 之间，地连接至 VSS，如图 3-14 所示。

图 3-14 外部谐振器电路

第三个也是最后一个时钟源选项是完全使用外部振荡器。这是一种比使用外部晶体更简单的方法，可以为实时系统提供最高的精度。此外，系统内的其他器件可以共享从外部振荡器输出的时钟信号。该时钟信号应连接到 MCU（如图 3-15 所示），外部振荡器的输出连接到 X1，XTALCR.SE 位设置为 1。

图 3-15 外部振荡器电路