ZHCABZ5A November   2021  – December 2022 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137 , TMS320F2800152-Q1 , TMS320F2800153-Q1 , TMS320F2800154-Q1 , TMS320F2800155 , TMS320F2800155-Q1 , TMS320F2800156-Q1 , TMS320F2800157 , TMS320F2800157-Q1 , TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1

 

  1.   F2800x 器件的硬件设计指南
  2.   商标
  3. 1引言
  4. 2典型的 F2800x 系统方框图
  5. 3原理图设计
    1. 3.1 封装和器件决策
      1. 3.1.1 F2800x 器件
        1. 3.1.1.1 TMS320F28004x
        2. 3.1.1.2 TMS320F28002x
        3. 3.1.1.3 TMS320F28003x
        4. 3.1.1.4 TMS320F280013x
      2. 3.1.2 迁移指南
      3. 3.1.3 引脚复用 (PinMux) 工具
      4. 3.1.4 可配置逻辑块
    2. 3.2 数字 IO
      1. 3.2.1 通用输入/输出
      2. 3.2.2 集成外设和 X-BAR
      3. 3.2.3 控制外设
      4. 3.2.4 通信外设
      5. 3.2.5 引导引脚和引导外设
    3. 3.3 模拟 IO
      1. 3.3.1 模拟外设
      2. 3.3.2 选择模拟引脚
      3. 3.3.3 内部与外部模拟基准
      4. 3.3.4 ADC 输入
      5. 3.3.5 驱动选项
      6. 3.3.6 低通/抗混叠滤波器
    4. 3.4 电源
      1. 3.4.1 电源要求
      2. 3.4.2 电源时序
      3. 3.4.3 VDD 稳压器
        1. 3.4.3.1 内部与外部稳压器
        2. 3.4.3.2 内部 LDO 与内部直流/直流稳压器
      4. 3.4.4 功耗
      5. 3.4.5 功率计算
    5. 3.5 XRSn 和系统复位
    6. 3.6 计时
      1. 3.6.1 内部与外部振荡器
    7. 3.7 调试和仿真
      1. 3.7.1 JTAG/cJTAG
      2. 3.7.2 调试探针
    8. 3.8 未使用的引脚
  6. 4PCB 布局设计
    1. 4.1 布局设计概述
      1. 4.1.1 建议的布局实践
      2. 4.1.2 电路板尺寸
      3. 4.1.3 层堆叠
    2. 4.2 建议的电路板布局布线
    3. 4.3 放置元件
      1. 4.3.1 电力电子元件注意事项
    4. 4.4 接地层
    5. 4.5 模拟和数字分离
    6. 4.6 信号布线的引线和过孔
    7. 4.7 散热注意事项
  7. 5EOS、EMI/EMC 和 ESD 注意事项
    1. 5.1 电气过载
    2. 5.2 电磁干扰和电磁兼容性
    3. 5.3 静电放电
  8. 6最终详细信息和检查清单
  9. 7参考文献
  10. 8修订历史记录

3.3.2 选择模拟引脚

与 GPIO 引脚一样，模拟外设提供了灵活的引脚使用。缓冲 DAC 输出、CMPSS 输入、PGA 功能和数字输入与 ADC 输入进行多路复用。此外，所有 ADC 都具有到 VREFLO 的内部连接，允许偏移自校准。

在选择模拟引脚连接时，请考虑每个引脚上可用的外设。带有比较器的模拟输入使得这些模拟信号能够快速触发 PWM（作为故障信号）或检测过零。由于这些器件包含多个 ADC，因此还要考虑同时对某些模拟信号进行采样是否有益。在这些情况下，可以将三个同步模拟信号连接到 ADC-A、ADC-B 和 ADC-C

F2800x 器件具有不同数量的与模拟引脚复用的数字 GPIO。这些称为 AIO 和 AGPIO。所有 F2800x 器件都具有 AIO，它们是只能在输入模式下运行的多路复用模拟引脚。默认情况下，当 GPIO 处于高阻抗状态（高阻态）时，它们将用作模拟引脚。一种新型的模拟引脚是 AGPIO。F28003x 和 F280013x 上提供了这些引脚，这些器件同时具有 AIO 和 AGPIO。这些 AGPIO 的功能与 AIO 类似，不同之处在于它们提供完整的输入和输出功能。默认情况下，AGPIO 未连接，必须进行配置。请注意，如果具有尖锐边缘的数字信号连接到 AIO 或 AGPIO，则直接相邻的模拟信号上可能会发生串扰。