ZHCABZ5A November   2021  – December 2022 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137 , TMS320F2800152-Q1 , TMS320F2800153-Q1 , TMS320F2800154-Q1 , TMS320F2800155 , TMS320F2800155-Q1 , TMS320F2800156-Q1 , TMS320F2800157 , TMS320F2800157-Q1 , TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1

 

  1.   F2800x 器件的硬件设计指南
  2.   商标
  3. 1引言
  4. 2典型的 F2800x 系统方框图
  5. 3原理图设计
    1. 3.1 封装和器件决策
      1. 3.1.1 F2800x 器件
        1. 3.1.1.1 TMS320F28004x
        2. 3.1.1.2 TMS320F28002x
        3. 3.1.1.3 TMS320F28003x
        4. 3.1.1.4 TMS320F280013x
      2. 3.1.2 迁移指南
      3. 3.1.3 引脚复用 (PinMux) 工具
      4. 3.1.4 可配置逻辑块
    2. 3.2 数字 IO
      1. 3.2.1 通用输入/输出
      2. 3.2.2 集成外设和 X-BAR
      3. 3.2.3 控制外设
      4. 3.2.4 通信外设
      5. 3.2.5 引导引脚和引导外设
    3. 3.3 模拟 IO
      1. 3.3.1 模拟外设
      2. 3.3.2 选择模拟引脚
      3. 3.3.3 内部与外部模拟基准
      4. 3.3.4 ADC 输入
      5. 3.3.5 驱动选项
      6. 3.3.6 低通/抗混叠滤波器
    4. 3.4 电源
      1. 3.4.1 电源要求
      2. 3.4.2 电源时序
      3. 3.4.3 VDD 稳压器
        1. 3.4.3.1 内部与外部稳压器
        2. 3.4.3.2 内部 LDO 与内部直流/直流稳压器
      4. 3.4.4 功耗
      5. 3.4.5 功率计算
    5. 3.5 XRSn 和系统复位
    6. 3.6 计时
      1. 3.6.1 内部与外部振荡器
    7. 3.7 调试和仿真
      1. 3.7.1 JTAG/cJTAG
      2. 3.7.2 调试探针
    8. 3.8 未使用的引脚
  6. 4PCB 布局设计
    1. 4.1 布局设计概述
      1. 4.1.1 建议的布局实践
      2. 4.1.2 电路板尺寸
      3. 4.1.3 层堆叠
    2. 4.2 建议的电路板布局布线
    3. 4.3 放置元件
      1. 4.3.1 电力电子元件注意事项
    4. 4.4 接地层
    5. 4.5 模拟和数字分离
    6. 4.6 信号布线的引线和过孔
    7. 4.7 散热注意事项
  7. 5EOS、EMI/EMC 和 ESD 注意事项
    1. 5.1 电气过载
    2. 5.2 电磁干扰和电磁兼容性
    3. 5.3 静电放电
  8. 6最终详细信息和检查清单
  9. 7参考文献
  10. 8修订历史记录

3.2.1 通用输入/输出

TMS320F2800x 微控制器包含不同数量的通用 I/O (GPIO) 引脚。它们用作器件的数字输入和输出，这些 GPIO 引脚可以配置为典型的 GPIO 或外设 I/O 信号。当在不同应用中使用 C2000 器件时，该设计提供了出色的灵活性。多达 12 个独立的外设信号可在一个 GPIO 引脚上被多路复用，并且同一外设可以多路复用到多个 GPIO 引脚上。

对于每个 GPIO 引脚，最大驱动强度（灌电流/拉电流）为 4mA。F28002x/F28004x 的最大切换频率为 25MHz，上升/下降时间为 8ns。请注意，对于 F28004x，这适用于除 GPIO23_VSW 之外的所有 GPIO。对于 F280013x/F28003x，最大切换频率为 50MHz，上升/下降时间同样为 8ns。

GUID-20210414-CA0I-VXPQ-BWP1-3SQTKH0CTQVT-low.gif图 3-4 GPIO 输出时序

在复位时，GPIO 引脚被定义为输入，它们都支持内部上拉（在器件引导和复位时被禁用）。可以通过软件选择性地启用或禁用内部上拉。为了避免任何浮动的未键合输入，引导 ROM 将在特定封装中自动对未键合的 GPIO 引脚启用内部上拉。此外，所有 GPIO 引脚在器件启动期间都处于高阻抗状态，直到在固件中对其进行配置。这意味着 PWM 信号、继电器驱动器、芯片选择等应该具有外部拉电阻器，用于在上电期间强制实现某种状态。

作为一项附加功能，GPIO 输入允许用户通过输入限定来过滤掉任何不需要的噪声干扰。有三个可用的输入限定选项：无同步（异步输入）、与 SYSCLKOUT 同步和使用采样窗口的限定。对于配置为外设输入的引脚，可以使用这三个选项中的任何一个对其进行配置。配置了 GPIO 的引脚只能使用采样窗口访问 SYSCLKOUT 同步和限定。有关该功能以及如何围绕它进行设计的更多详细信息，请参阅器件特定技术参考手册的输入限定 部分。

除了配置器件的引脚选择之外，在使用器件上的通用 I/O (GPIO) 资源时还必须了解最佳实践。C2000 器件不断集成更多板载模拟外设，如 ADC、DAC、PGA 和 CMPSS，这有助于降低系统级成本。不过，在尝试维护类似的引脚封装时，这些额外的外设会导致 GPIO 可用性降低。因此，在设计定制系统时充分利用 GPIO 非常重要。TI 提供了关于如何在 C2000 器件中充分利用 GPIO 的指南，其中提供了有关 GPIO 使用以及如何减少对 IO 扩展器的需求的常见建议。