ZHCSYD5 June 2025 DAC39RF20
ADVANCE INFORMATION
请参考 PDF 数据表获取器件具体的封装图。
在该信号的上升沿接受串行数据输入。SCLK 没有最低频率要求。