ZHCSYD5 June   2025 DAC39RF20

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性 - 直流规格
    6. 6.6  电气特性 - 交流规格
    7. 6.7  电气特性 - 功耗
    8. 6.8  时序要求
    9. 6.9  开关特性
    10. 6.10 SPI 接口时序图
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  DAC 输出模式
        1. 7.3.1.1 NRZ 模式
        2. 7.3.1.2 RF 模式
        3. 7.3.1.3 DES 模式
      2. 7.3.2  DAC 内核
        1. 7.3.2.1 DAC 输出结构
        2. 7.3.2.2 调整满量程电流
      3. 7.3.3  DEM 和抖动
      4. 7.3.4  偏移量调整
      5. 7.3.5  时钟子系统
        1. 7.3.5.1 转换器锁相环 (CPLL)
        2. 7.3.5.2 时钟和 SYSREF 延迟
        3. 7.3.5.3 SYSREF 采集和监控
          1. 7.3.5.3.1 SYSREF 频率要求
          2. 7.3.5.3.2 用于完全对齐的 SYSREF 脉冲
          3. 7.3.5.3.3 自动 SYSREF 校准和跟踪
            1. 7.3.5.3.3.1 SYSREF 自动校准过程
            2. 7.3.5.3.3.2 多器件对齐
            3. 7.3.5.3.3.3 校准失败
            4. 7.3.5.3.3.4 SYSREF 跟踪
        4. 7.3.5.4 触发时钟
      6. 7.3.6  数字信号处理块
        1. 7.3.6.1  旁路模式
        2. 7.3.6.2  DUC 模式
          1. 7.3.6.2.1 数字上变频器 (DUC)
            1. 7.3.6.2.1.1 内插滤波器
            2. 7.3.6.2.1.2 数控振荡器 (NCO)
              1. 7.3.6.2.1.2.1 相位连续 NCO 更新模式
              2. 7.3.6.2.1.2.2 相位同调 NCO 更新模式
              3. 7.3.6.2.1.2.3 相位同步 NCO 更新模式
              4. 7.3.6.2.1.2.4 NCO 同步
                1. 7.3.6.2.1.2.4.1 JESD204C LSB 同步
        3. 7.3.6.3  DDS SPI 模式
        4. 7.3.6.4  DDS 矢量模式
          1. 7.3.6.4.1 二阶振幅支持
          2. 7.3.6.4.2 矢量顺序和对称矢量模式
          3. 7.3.6.4.3 初始启动
          4. 7.3.6.4.4 触发队列
          5. 7.3.6.4.5 触发突发
          6. 7.3.6.4.6 保持模式
          7. 7.3.6.4.7 索引模式
          8. 7.3.6.4.8 索引模式中的已排队或突发触发
          9. 7.3.6.4.9 启用 DDS 时写入矢量
        5. 7.3.6.5  DDS 流模式
        6. 7.3.6.6  DSP 触发
          1. 7.3.6.6.1 触发延迟
        7. 7.3.6.7  NCO 方波模式
          1. 7.3.6.7.1 方波启用
        8. 7.3.6.8  DSP 静音功能
        9. 7.3.6.9  DSP 输出增益
        10. 7.3.6.10 复杂输出支持
        11. 7.3.6.11 通道接合器
        12. 7.3.6.12 可设定 FIR 滤波器
          1. 7.3.6.12.1 PFIR 系数
          2. 7.3.6.12.2 PFIR 反射消除模式
          3. 7.3.6.12.3 PFIR 节能
          4. 7.3.6.12.4 PFIR 使用情况
        13. 7.3.6.13 DES 内插器
          1. 7.3.6.13.1 DAC 静音功能
      7. 7.3.7  串行器/解串器物理层
        1. 7.3.7.1 串行器/解串器 PLL
          1. 7.3.7.1.1 启用串行器/解串器 PLL
          2. 7.3.7.1.2 参考时钟
          3. 7.3.7.1.3 PLL VCO 校准
          4. 7.3.7.1.4 串行器/解串器 PLL 环路带宽
        2. 7.3.7.2 串行器/解串器接收器
          1. 7.3.7.2.1 串行器/解串器数据速率选择
          2. 7.3.7.2.2 串行器/解串器接收器端接
          3. 7.3.7.2.3 串行器/解串器接收器极性
          4. 7.3.7.2.4 串行器/解串器时钟数据恢复
          5. 7.3.7.2.5 串行器/解串器均衡器
            1. 7.3.7.2.5.1 自适应均衡
            2. 7.3.7.2.5.2 固定均衡
            3. 7.3.7.2.5.3 前标和后标分析
          6. 7.3.7.2.6 串行器/解串器接收器眼图扫描
            1. 7.3.7.2.6.1 Eyescan 程序
            2. 7.3.7.2.6.2 构建眼图
        3. 7.3.7.3 串行器/解串器 PHY 状态
      8. 7.3.8  JESD204C 接口
        1. 7.3.8.1 偏离 JESD204C 标准
        2. 7.3.8.2 链路层
          1. 7.3.8.2.1 串行器/解串器纵横制
          2. 7.3.8.2.2 误码率测试仪
          3. 7.3.8.2.3 扰频器和解码器
          4. 7.3.8.2.4 64b 和 66b 解码链路层
            1. 7.3.8.2.4.1 同步报头对齐
            2. 7.3.8.2.4.2 扩展多块对齐
            3. 7.3.8.2.4.3 数据完整性
          5. 7.3.8.2.5 8B 和 10B 编码链路层
            1. 7.3.8.2.5.1 代码组同步 (CGS)
            2. 7.3.8.2.5.2 初始通道对齐序列 (ILAS)
            3. 7.3.8.2.5.3 多帧和本地多帧时钟 (LMFC)
            4. 7.3.8.2.5.4 帧和多帧监控
            5. 7.3.8.2.5.5 链路重新启动
            6. 7.3.8.2.5.6 链路错误报告
            7. 7.3.8.2.5.7 看门狗计时器 (JTIMER)
        3. 7.3.8.3 子类 1 模式下需要 SYSREF 对齐
        4. 7.3.8.4 传输层
        5. 7.3.8.5 JESD204C 调试捕获 (JCAP)
          1. 7.3.8.5.1 物理层调试捕获
          2. 7.3.8.5.2 链路层调试捕获
          3. 7.3.8.5.3 传输层调试捕获
        6. 7.3.8.6 JESD204C 接口模式
          1. 7.3.8.6.1 JESD204C 格式图
            1. 7.3.8.6.1.1 16 位格式
            2. 7.3.8.6.1.2 12 位格式
            3. 7.3.8.6.1.3 8 位格式
          2. 7.3.8.6.2 DUC 和 DDS 模式
      9. 7.3.9  数据路径延迟
      10. 7.3.10 多器件同步和确定性延迟
        1. 7.3.10.1 对 RBD 进行编程
        2. 7.3.10.2 多帧长度小于 32 个八字节（256 字节）
        3. 7.3.10.3 用于确定 RBD 值的建议算法
        4. 7.3.10.4 在子类 0 系统中运行
      11. 7.3.11 链路复位
      12. 7.3.12 生成警报
        1. 7.3.12.1 超范围检测
        2. 7.3.12.2 超范围屏蔽
      13. 7.3.13 静音功能
        1. 7.3.13.1 报警数据路径静音
        2. 7.3.13.2 发送启用
    4. 7.4 器件功能模式
      1. 7.4.1 电源模式
  9. 8 编程
    1. 8.1 使用标准 SPI 接口
      1. 8.1.1 SCS
      2. 8.1.2 SCLK
      3. 8.1.3 SDI
      4. 8.1.4 SDO
      5. 8.1.5 串行接口协议
      6. 8.1.6 流模式
    2. 8.2 使用快速重新配置接口
    3. 8.3 寄存器映射
      1. 8.3.1  Standard_SPI-3.1 寄存器
      2. 8.3.2  系统寄存器
      3. 8.3.3  触发寄存器
      4. 8.3.4  CPLL_AND_CLOCK 寄存器
      5. 8.3.5  SYSREF 寄存器
      6. 8.3.6  JESD204C 寄存器
      7. 8.3.7  JESD204C_Advanced 寄存器
      8. 8.3.8  SerDes_Equalizer 寄存器
      9. 8.3.9  SerDes_Eye-Scan 寄存器
      10. 8.3.10 SerDes_Lane_Status 寄存器
      11. 8.3.11 SerDes_PLL 寄存器
      12. 8.3.12 DAC_and_Analog_Configuration 寄存器
      13. 8.3.13 Datapath 寄存器
      14. 8.3.14 NCO_and_Mixer 寄存器
      15. 8.3.15 警报寄存器
      16. 8.3.16 Fuse_Control 寄存器
      17. 8.3.17 Fuse_Backed 寄存器
      18. 8.3.18 DDS_Vector_Mode 寄存器
      19. 8.3.19 Programmable_FIR 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 启动步骤
      2. 9.1.2 方波模式的带宽优化
    2. 9.2 典型应用：Ku 频带雷达发送器
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 上电和断电时序
    4. 9.4 布局
      1. 9.4.1 布局指南和示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ANH|289
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.3.5 SYSREF 寄存器

表 8-44 列出了 SYSREF 寄存器的存储器映射寄存器。表 8-44 中未列出的所有寄存器偏移地址都应视为保留的位置，并且不应修改寄存器内容。

表 8-44 SYSREF 寄存器
偏移首字母缩写词寄存器名称部分
0xA0SYSREF_ALIGN节 8.3.5.1
0xA2SYSREF_CALTRK节 8.3.5.2
0xA3SYSREF_RX_EN节 8.3.5.3
0xA4SYSREF_PROC_EN节 8.3.5.4
0xA5SRCAL_CTRL节 8.3.5.5
0xB0TADJ节 8.3.5.6
0xB3TSYS节 8.3.5.7
0xC0TADJ_CAL节 8.3.5.8
0xC3TSYS_CAL节 8.3.5.9
0xDESRCAL_FREEZE节 8.3.5.10
0xDFSRCAL_STAT节 8.3.5.11
0xFFSYNC_STATUS节 8.3.5.12

复杂的位访问类型经过编码可适应小型表单元。表 8-45 展示了适用于此部分中访问类型的代码。

表 8-45 SYSREF 访问类型代码
访问类型代码说明
读取类型
RR读取
R-0R
-0		读取
返回 0
写入类型
WW写入
W1CW
1C		写入
1 以清零
复位或默认值
-n复位后的值或默认值

8.3.5.1 SYSREF_ALIGN 寄存器（偏移 = 0xA0）[复位 = 0x00]

SYSREF_ALIGN 如表 8-46 所示。

返回到汇总表。

表 8-46 SYSREF_ALIGN 寄存器字段说明
位字段类型复位说明
7-1RESERVEDR0x0保留
0SYSREF_ALIGN_ENR/W0x0如果设置该位，芯片会重新对齐每个检测到的 SYSREF 边沿。这会影响外部时钟分频器和所有外部时钟。如果未设置该位，芯片将不会重新对齐任何 SYSREF 边沿，并且 JESD204C 链路不会因未对齐的 SYSREF 边沿而重启。

8.3.5.2 SYSREF_CALTRK 寄存器（偏移 = 0xA2）[复位 = 0x74]

SYSREF_CALTRK 如表 8-47 所示。

返回到汇总表。

表 8-47 SYSREF_CALTRK 寄存器字段说明
位字段类型复位说明
7-6SRCAL_AVGR/W0x1指定用于 SYSREF 校准的平均值计算量。大值会增加校准时间并减少校准值的变化。
  • 0x0 = 4 个累积
  • 0x1 = 16 个累积
  • 0x2 = 64 个累积
  • 0x3 = 256 个累积
5SRTRK_ENR/W0x1设置后，校准完成后允许运行跟踪。清零后，校准后不运行跟踪。这可以用于禁用跟踪，既可以测量跟踪产生的噪声影响，也能避免跟踪功能异常引发问题。
4SRTRK_HYST_ENR/W0x1设置后，低速跟踪累加器必须处于其最小值或最大值的 2SRTRK_AVG+1 范围内，跟踪功能才会执行调整。请参阅“跟踪”。
3-2SRTRK_AVGR/W0x1指定用于 SYSREF 跟踪的平均值计算量。数值越大，跟踪速率越低，且跟踪失败的概率越高。
  • 0x0 = 16 个累积
  • 0x1 = 64 个累积
  • 0x2 = 256 个累积
  • 0x3 = 1024 个累积
1-0SRTRK_STEPR/W0x0指定用于 SYSREF 跟踪的步长。数值越大，跟踪速率越高，跟踪成功的可能性越大，但也可能增加跟踪过程中的延迟变化。
  • 0x0 = 每次更改 32 个 LSB 步长
  • 0x1 = 每次更改 64 个 LSB 步长
  • 0x2 = 每次更改 256 个 LSB 步长
  • 0x3 = 每次更改 1024 个 LSB 步长

8.3.5.3 SYSREF_RX_EN 寄存器（偏移 = 0xA3）[复位 = 0x00]

SYSREF_RX_EN 如表 8-48 所示。

返回到汇总表。

表 8-48 SYSREF_RX_EN 寄存器字段说明
位字段类型复位说明
7-1RESERVEDR0x0保留
0SYSREF_RX_ENR/W0x0设置该位可使能 SYSREF 接收器电路。在清零该位之前，用户应始终将 SYSREF_PROC_EN 清零。
注意：仅当 CPLL_EN=0 时才应设置该位。

8.3.5.4 SYSREF_PROC_EN 寄存器（偏移 = 0xA4）[复位 = 0x00]

SYSREF_PROC_EN 如表 8-49 所示。

返回到汇总表。

表 8-49 SYSREF_PROC_EN 寄存器字段说明
位字段类型复位说明
7-1RESERVEDR0x0保留
0SYSREF_PROC_ENR/W0x0该位设置后可启用 SYSREF 处理器。启用此功能后，系统将接收并处理每个新的 SYSREF 边沿。设置该位之前，用户应始终将 SYSREF_RX_EN 清零。提供该位是为了在允许 SYSREF 变为数字之前，使 SYSREF 接收器稳定下来。

8.3.5.5 SRCAL_CTRL 寄存器（偏移 = 0xA5）[复位 = 0x00]

SRCAL_CTRL 如表 8-50 所示。

返回到汇总表。

表 8-50 SRCAL_CTRL 寄存器字段说明
位字段类型复位说明
7-1RESERVEDR0x0保留
0SRCAL_ENR/W0x0清零后，内部 SYSREF 校准和跟踪引擎将复位，并且 SYSREF_CAL_DONE 将被清零。设置该位将允许运行 SYSREF 校准和跟踪。

8.3.5.6 TADJ 寄存器（偏移 = 0xB0）[复位 = 0x000000]

表 8-51 中显示了 TADJ。

返回到汇总表。

表 8-51 TADJ 寄存器字段说明
位字段类型复位说明
23CALCLK_INVR/W0x0设置后，会对时钟输入进行反相处理。
注意：该寄存器仅在 SRCAL_EN=0 时有效。
22-19RESERVEDR0x0保留
18-0TADJR/W0x0这定义了当 SYSREF 校准被禁用 (SRCAL_EN=0) 时的 DEVCLK 延迟调整。有关编码说明，请参阅“时序调整块”。
注意：该寄存器仅在 SRCAL_EN=0 时有效。

8.3.5.7 TSYS 寄存器（偏移 = 0xB3）[复位 = 0x040000]

表 8-52 中显示了 TSYS。

返回到汇总表。

表 8-52 TSYS 寄存器字段说明
位字段类型复位说明
23-19RESERVEDR0x0保留
18-0TSYSR/W0x00040000这定义了当 SYSREF 跟踪被禁用（SRCAL_EN=0 或 SRTRK_EN=0）时的 SYSREF 延迟调整。有关编码说明，请参阅“时序调整块”。
注意：注意：仅当 SRCAL_EN=0 或 SRTRK_EN=0 时，才应更改该寄存器。

8.3.5.8 TADJ_CAL 寄存器（偏移 = 0xC0）[复位 = 0xXXXXXX]

TADJ_CAL 如表 8-53 所示。

返回到汇总表。

表 8-53 TADJ_CAL 寄存器字段说明
位字段类型复位说明
23CALCLK_INV_CALRX该寄存器字段本应存储时钟反相校准值，但由于错误始终返回零。CALCLK_INV 在校准程序中正常工作。
22-19RESERVEDR0x0保留
18-0TADJ_CALRX这将返回 SYSREF 校准生成的 CLK 延迟调整的快照。
注意：该寄存器仅在 SRCAL_EN=1 时有效。
注意：仅当 SRCAL_FREEZE=1 或 SYSREF_CAL_DONE=1 时，才应读取该寄存器。

8.3.5.9 TSYS_CAL 寄存器（偏移 = 0xC3）[复位 = 0x0XXXXX]

TSYS_CAL 如 表 8-54 所示。

返回到汇总表。

表 8-54 TSYS_CAL 寄存器字段说明
位字段类型复位说明
23-19RESERVEDR0x0保留
18-0TSYS_CALRX这将返回 SYSREF 跟踪生成的 SYSREF 延迟调整的快照。
注：该寄存器仅在 SRCAL_EN=1 和 SRTRK_EN=1 时有效。
注意：仅当 SRCAL_FREEZE=1 时，才应读取该寄存器。

8.3.5.10 SRCAL_FREEZE 寄存器（偏移 = 0xDE）[复位 = 0x00]

SRCAL_FREEZE 如 表 8-55 所示。

返回到汇总表。

表 8-55 SRCAL_FREEZE 寄存器字段说明
位字段类型复位说明
7-1RESERVEDR0x0保留
0SRCAL_FREEZER/W0x0设置后，TADJ_CAL 和 TSYS_CAL 将冻结在其当前值，以便进行读取。校准和跟踪算法将继续运行。
在设置该位之后，用户必须等待至少 24 个 SYSREF 周期，才能尝试读取 TADJ_CAL 或 TSYS_CAL。将此位清零后，它必须保持低电平超过 8 个 SYSREF 周期，以确保数据进行更新。
仅当 SRCAL_EN=1 时，该寄存器才有效。
注意：TADJ_CAL 和 TSYS_CAL 的冻结值不具备抗干扰能力。

8.3.5.11 SRCAL_STAT 寄存器（偏移 = 0xDF）[复位 = 0x0X]

SRCAL_STAT 如 表 8-56 所示。

返回到汇总表。

表 8-56 SRCAL_STAT 寄存器字段说明
位字段类型复位说明
7-4RESERVEDR0x0保留
3SYSREF_ALIGNMENTRX若该值为高电平，当 SYSREF 上升时，时钟为高电平。此处返回的值是 8*SRCAL_AVG 个周期的平均值。当使用 CPLL 时，使用 DEVCLK SYSREF 采样器。否则使用 DACCLK SYSREF 样本。
注意：当 SYSREF_WIN_EN=1 时，该寄存器中的值无定义。
2SYSREF_CAL_FAILRX如果 SYSREF 校准过程无法找到对齐点，则设置该位。只要达到条件（SYSREF_RX_EN = 0 且 SRCAL_EN = 0），该位就会被清零。
1SYSREF_TRACK_FAILRX如果在跟踪窗口时 SYSREF 跟踪超出延迟范围，则设置该位。发生这种情况时，跟踪会尝试继续运行，但可能无法保持 SYSREF 采样窗口。发生这种情况时，用户应重新运行校准。只要达到条件 SYSREF_RX_EN = 0 且 SRCAL_EN = 0，该位就会被清零。
0SYSREF_CAL_DONERX当 SYSREF 校准成功完成时设置该位。只要达到条件 SYSREF_RX_EN = 0 且 SRCAL_EN = 0，该位就会被清零。

8.3.5.12 SYNC_STATUS 寄存器（偏移 = 0xFF）[复位 = 0xXX]

SYNC_STATUS 如 表 8-57 所示。

返回到汇总表。

表 8-57 SYNC_STATUS 寄存器字段说明
位字段类型复位说明
7-5RESERVEDR0x0
4DIV_REALIGNEDR/W1CX只要 16 分频的时钟分频器与 SYSREF 重新对齐，就会设置该位。该位主要用于调试目的，因为 CLK_REALIGNED 更适合客户使用。写入 1 以将该位清零。
3CLK_REALIGNEDR/W1CX只要有效 SYSREF 关联时钟分频器与 SYSREF 边沿重新对齐，就会设置该位。该位有助于确认内部采样的 SYSREF 信号是否具有正确且稳定的周期。写入 1 以将该位清零。
2CLK_ALIGNEDRX指示最后一个 SYSREF 脉冲是否与所有有效 SYSREF 相关时钟分频器是否一致（分频器无需调整）（1 = 一致，0 = 不一致）。该器件最多可能需要两个 SYSREF 脉冲（均与时钟分频器一致）才能设置该位。该位为只读（不能通过 SPI 清零）。无论 SYSREF_ALIGN_EN 的状态如何，该位都会报告对齐状态。
1RESERVEDR0x0
0SYSREF_DETR/W1CX检测到 SYSREF 时会设置该位。写入 1 可将该位清零并允许重新检测该位。