ZHCSYD5 June   2025 DAC39RF20

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性 - 直流规格
    6. 6.6  电气特性 - 交流规格
    7. 6.7  电气特性 - 功耗
    8. 6.8  时序要求
    9. 6.9  开关特性
    10. 6.10 SPI 接口时序图
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  DAC 输出模式
        1. 7.3.1.1 NRZ 模式
        2. 7.3.1.2 RF 模式
        3. 7.3.1.3 DES 模式
      2. 7.3.2  DAC 内核
        1. 7.3.2.1 DAC 输出结构
        2. 7.3.2.2 调整满量程电流
      3. 7.3.3  DEM 和抖动
      4. 7.3.4  偏移量调整
      5. 7.3.5  时钟子系统
        1. 7.3.5.1 转换器锁相环 (CPLL)
        2. 7.3.5.2 时钟和 SYSREF 延迟
        3. 7.3.5.3 SYSREF 采集和监控
          1. 7.3.5.3.1 SYSREF 频率要求
          2. 7.3.5.3.2 用于完全对齐的 SYSREF 脉冲
          3. 7.3.5.3.3 自动 SYSREF 校准和跟踪
            1. 7.3.5.3.3.1 SYSREF 自动校准过程
            2. 7.3.5.3.3.2 多器件对齐
            3. 7.3.5.3.3.3 校准失败
            4. 7.3.5.3.3.4 SYSREF 跟踪
        4. 7.3.5.4 触发时钟
      6. 7.3.6  数字信号处理块
        1. 7.3.6.1  旁路模式
        2. 7.3.6.2  DUC 模式
          1. 7.3.6.2.1 数字上变频器 (DUC)
            1. 7.3.6.2.1.1 内插滤波器
            2. 7.3.6.2.1.2 数控振荡器 (NCO)
              1. 7.3.6.2.1.2.1 相位连续 NCO 更新模式
              2. 7.3.6.2.1.2.2 相位同调 NCO 更新模式
              3. 7.3.6.2.1.2.3 相位同步 NCO 更新模式
              4. 7.3.6.2.1.2.4 NCO 同步
                1. 7.3.6.2.1.2.4.1 JESD204C LSB 同步
        3. 7.3.6.3  DDS SPI 模式
        4. 7.3.6.4  DDS 矢量模式
          1. 7.3.6.4.1 二阶振幅支持
          2. 7.3.6.4.2 矢量顺序和对称矢量模式
          3. 7.3.6.4.3 初始启动
          4. 7.3.6.4.4 触发队列
          5. 7.3.6.4.5 触发突发
          6. 7.3.6.4.6 保持模式
          7. 7.3.6.4.7 索引模式
          8. 7.3.6.4.8 索引模式中的已排队或突发触发
          9. 7.3.6.4.9 启用 DDS 时写入矢量
        5. 7.3.6.5  DDS 流模式
        6. 7.3.6.6  DSP 触发
          1. 7.3.6.6.1 触发延迟
        7. 7.3.6.7  NCO 方波模式
          1. 7.3.6.7.1 方波启用
        8. 7.3.6.8  DSP 静音功能
        9. 7.3.6.9  DSP 输出增益
        10. 7.3.6.10 复杂输出支持
        11. 7.3.6.11 通道接合器
        12. 7.3.6.12 可设定 FIR 滤波器
          1. 7.3.6.12.1 PFIR 系数
          2. 7.3.6.12.2 PFIR 反射消除模式
          3. 7.3.6.12.3 PFIR 节能
          4. 7.3.6.12.4 PFIR 使用情况
        13. 7.3.6.13 DES 内插器
          1. 7.3.6.13.1 DAC 静音功能
      7. 7.3.7  串行器/解串器物理层
        1. 7.3.7.1 串行器/解串器 PLL
          1. 7.3.7.1.1 启用串行器/解串器 PLL
          2. 7.3.7.1.2 参考时钟
          3. 7.3.7.1.3 PLL VCO 校准
          4. 7.3.7.1.4 串行器/解串器 PLL 环路带宽
        2. 7.3.7.2 串行器/解串器接收器
          1. 7.3.7.2.1 串行器/解串器数据速率选择
          2. 7.3.7.2.2 串行器/解串器接收器端接
          3. 7.3.7.2.3 串行器/解串器接收器极性
          4. 7.3.7.2.4 串行器/解串器时钟数据恢复
          5. 7.3.7.2.5 串行器/解串器均衡器
            1. 7.3.7.2.5.1 自适应均衡
            2. 7.3.7.2.5.2 固定均衡
            3. 7.3.7.2.5.3 前标和后标分析
          6. 7.3.7.2.6 串行器/解串器接收器眼图扫描
            1. 7.3.7.2.6.1 Eyescan 程序
            2. 7.3.7.2.6.2 构建眼图
        3. 7.3.7.3 串行器/解串器 PHY 状态
      8. 7.3.8  JESD204C 接口
        1. 7.3.8.1 偏离 JESD204C 标准
        2. 7.3.8.2 链路层
          1. 7.3.8.2.1 串行器/解串器纵横制
          2. 7.3.8.2.2 误码率测试仪
          3. 7.3.8.2.3 扰频器和解码器
          4. 7.3.8.2.4 64b 和 66b 解码链路层
            1. 7.3.8.2.4.1 同步报头对齐
            2. 7.3.8.2.4.2 扩展多块对齐
            3. 7.3.8.2.4.3 数据完整性
          5. 7.3.8.2.5 8B 和 10B 编码链路层
            1. 7.3.8.2.5.1 代码组同步 (CGS)
            2. 7.3.8.2.5.2 初始通道对齐序列 (ILAS)
            3. 7.3.8.2.5.3 多帧和本地多帧时钟 (LMFC)
            4. 7.3.8.2.5.4 帧和多帧监控
            5. 7.3.8.2.5.5 链路重新启动
            6. 7.3.8.2.5.6 链路错误报告
            7. 7.3.8.2.5.7 看门狗计时器 (JTIMER)
        3. 7.3.8.3 子类 1 模式下需要 SYSREF 对齐
        4. 7.3.8.4 传输层
        5. 7.3.8.5 JESD204C 调试捕获 (JCAP)
          1. 7.3.8.5.1 物理层调试捕获
          2. 7.3.8.5.2 链路层调试捕获
          3. 7.3.8.5.3 传输层调试捕获
        6. 7.3.8.6 JESD204C 接口模式
          1. 7.3.8.6.1 JESD204C 格式图
            1. 7.3.8.6.1.1 16 位格式
            2. 7.3.8.6.1.2 12 位格式
            3. 7.3.8.6.1.3 8 位格式
          2. 7.3.8.6.2 DUC 和 DDS 模式
      9. 7.3.9  数据路径延迟
      10. 7.3.10 多器件同步和确定性延迟
        1. 7.3.10.1 对 RBD 进行编程
        2. 7.3.10.2 多帧长度小于 32 个八字节（256 字节）
        3. 7.3.10.3 用于确定 RBD 值的建议算法
        4. 7.3.10.4 在子类 0 系统中运行
      11. 7.3.11 链路复位
      12. 7.3.12 生成警报
        1. 7.3.12.1 超范围检测
        2. 7.3.12.2 超范围屏蔽
      13. 7.3.13 静音功能
        1. 7.3.13.1 报警数据路径静音
        2. 7.3.13.2 发送启用
    4. 7.4 器件功能模式
      1. 7.4.1 电源模式
  9. 8 编程
    1. 8.1 使用标准 SPI 接口
      1. 8.1.1 SCS
      2. 8.1.2 SCLK
      3. 8.1.3 SDI
      4. 8.1.4 SDO
      5. 8.1.5 串行接口协议
      6. 8.1.6 流模式
    2. 8.2 使用快速重新配置接口
    3. 8.3 寄存器映射
      1. 8.3.1  Standard_SPI-3.1 寄存器
      2. 8.3.2  系统寄存器
      3. 8.3.3  触发寄存器
      4. 8.3.4  CPLL_AND_CLOCK 寄存器
      5. 8.3.5  SYSREF 寄存器
      6. 8.3.6  JESD204C 寄存器
      7. 8.3.7  JESD204C_Advanced 寄存器
      8. 8.3.8  SerDes_Equalizer 寄存器
      9. 8.3.9  SerDes_Eye-Scan 寄存器
      10. 8.3.10 SerDes_Lane_Status 寄存器
      11. 8.3.11 SerDes_PLL 寄存器
      12. 8.3.12 DAC_and_Analog_Configuration 寄存器
      13. 8.3.13 Datapath 寄存器
      14. 8.3.14 NCO_and_Mixer 寄存器
      15. 8.3.15 警报寄存器
      16. 8.3.16 Fuse_Control 寄存器
      17. 8.3.17 Fuse_Backed 寄存器
      18. 8.3.18 DDS_Vector_Mode 寄存器
      19. 8.3.19 Programmable_FIR 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 启动步骤
      2. 9.1.2 方波模式的带宽优化
    2. 9.2 典型应用：Ku 频带雷达发送器
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 上电和断电时序
    4. 9.4 布局
      1. 9.4.1 布局指南和示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ANH|289
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.3.6 JESD204C 寄存器

表 8-58 列出了 JESD204C 寄存器的存储器映射寄存器。表 8-58 中未列出的所有寄存器偏移地址都应视为保留的位置，并且不应修改寄存器内容。

表 8-58 JESD204C 寄存器
偏移首字母缩写词寄存器名称部分
0x101JMODE节 8.3.6.1
0x102JESD_M节 8.3.6.2
0x103JCTRL节 8.3.6.3
0x104SHMODE节 8.3.6.4
0x105KM1节 8.3.6.5
0x106RBD节 8.3.6.6
0x107JESD_STATUS节 8.3.6.7
0x108REFDIV节 8.3.6.8
0x10AMPY节 8.3.6.9
0x10BRATE节 8.3.6.10

复杂的位访问类型经过编码可适应小型表单元。表 8-59 展示了适用于此部分中访问类型的代码。

表 8-59 JESD204C 访问类型代码
访问类型代码说明
读取类型
RR读取
R-0R
-0		读取
返回 0
R-1R
-1		读取
返回 1s
写入类型
WW写入
W1CW
1C		写入
1 以清零
复位或默认值
-n复位后的值或默认值

8.3.6.1 JMODE 寄存器（偏移 = 0x101）[复位 = 0x00]

表 8-60 中显示了 JMODE。

返回到汇总表。

表 8-60 JMODE 寄存器字段说明
位字段类型复位说明
7-6RESERVEDR0x0
5-0JMODER/W0x0指定 JMODE

8.3.6.2 JESD_M 寄存器（偏移 = 0x102）[复位 = 0x01]

JESD_M 如 表 8-61 所示。

返回到汇总表。

表 8-61 JESD_M 寄存器字段说明
位字段类型复位说明
7-4RESERVEDR0x0
3-0JESD_MR/W0x1指定要启用的样本流（JESD204C 转换器）数量（JESD204C M 参数）。启用的流的数量必须根据配置为从 JESD 接口接收样本的 DAC 或 DSP 通道数量进行合理设置（请参阅 DSP_MODE、MXMODE、DAC_SRC、DSP_L）。当 JESD_M=0 时，即使设置了 SYS_EN，JESD 接口也不会被启用（例如，如果所有 DSP 通道不需要输入采样）。
当 DSP_MODE = 旁路模式（禁用所有 DSP）时，JESD_M 必须为 1 或 2。使用 DAC_SRC 将 DAC 通道绑定到输入流 0 或 1。
DSP_MODE = 任何启用的 DSP，JESD_M 必须为 0、1、2、4、6、8。对于每个需要采样的 DSP 通道，需启用 2 个样本流（请参阅 DSP_MODE）。若无需 DSP 通道接收输入采样，则使用 JESD_M=0 来禁用 JESD 接口。
流 0 和 1 为 DSP 通道 0 提供数据。
流 2 和 3 为 DSP 通道 1 提供数据。
流 4 和 5 为 DSP 通道 2 提供数据。
流 6 和 7 为 DSP 通道 3 提供数据。
注释 1：JESD_M 不应超过与所选 JMODE 关联的 Mx 参数。有关与每个 JMODE 关联的 Mx 值，请参阅“支持的模式”。
启用通道数 (L) 的计算公式为 L = ceiling(M/Mx*Lx)。
仅当所有启用的 DSP 均使用非 JESD 模式（例如 DDS SPI 或 DDS 矢量模式）时，在 DSP 模式下使用 JESD_M=1 才合法。单个样本流可用于触发源（TRIG_TYPEn=3，TRIG_SELn=0）。以这种方式触发时，仅支持 JMODE 3 至 7，LT 必须为 32、64、128 或 256（请参阅 DSP_L）。

8.3.6.3 JCTRL 寄存器（偏移 = 0x103）[复位 = 0x03]

表 8-62 中显示了 JCTRL。

返回到汇总表。

表 8-62 JCTRL 寄存器字段说明
位字段类型复位说明
7RESERVEDR0x0
6TI_MODER/W0x0
  • 0x0 = JESD204C 标准模式（默认）
  • 0x1 = 特殊 TI 模式（如果使用 TI 发送器 IP，则设置此项）。
5SUBCLASSR/W0x0指定如何释放弹性缓冲器：
  • 0x0 = 子类 0 操作（默认）。一旦所有通道都开始写入缓冲器，立即释放弹性缓冲器。
  • 0x1 = 子类 1 操作。在 LMFC/LEMC 和 RBD 定义的释放时机释放弹性缓冲器。
4JENCR/W0x0
  • 0x0 = 使用 8b/10b 链路层
  • 0x1 = 使用 64b/66b 链路层
3-2RESERVEDR0x0
1SFORMATR/W0x1JESD204C 样本的输入样本格式。
如果任何 DSP 配置为 DSP 流模式，则必须使用 SFORMAT=1。
  • 0x0 = 偏移二进制
  • 0x1 = 有符号的二进制补码（默认）
0SCRR/W0x1建议使用 8b/10b 扰频器来降低杂散噪声，并确保某些样本有效载荷不能阻止 JESD204C 接收器检测不正确的代码组或通道对齐。该寄存器对 64b/66b 模式（始终进行扰频）没有影响。
  • 0x0 = 8b/10b 扰频器已禁用
  • 0x1 = 8b/10b 扰频器已启用（默认）

8.3.6.4 SHMODE 寄存器（偏移 = 0x104）[复位 = 0x00]

表 8-63 中显示了 SHMODE。

返回到汇总表。

表 8-63 SHMODE 寄存器字段说明
位字段类型复位说明
7-2RESERVEDR0x0
1-0SHMODER/W0x0为 64b/66b 同步字（每个多块 32 位数据）选择模式。这仅在 JENC=1（64b/66b 模式）时适用。
注意：该器件不支持任何 JESD204C 命令特性。接收器会忽略所有命令字段。
  • 0x0 = 启用 CRC-12 检查（JESD204C 表 41）（默认设置）
  • 0x1 =保留（用于不支持的 CRC-3）
  • 0x2 =启用 FEC（JESD204C 表 45）
  • 0x3 =保留（适用于不受支持的独立命令通道）

8.3.6.5 KM1 寄存器（偏移 = 0x105）[复位 = 0x3F]

表 8-64 展示了 KM1。

返回到汇总表。

表 8-64 KM1 寄存器字段说明
位字段类型复位说明
7-0KM1R/W0x3FK 是每个多帧的帧数，当使用 8b/10b 链路层时，应在此处对 K-1 进行编程（请参阅 JENC）。根据 JMODE 设置，K 的合法值受到限制。若将 K 编程为非法值，会导致链路故障。
默认值为 KM1=31，对应于 K=32。
注意：对于使用 64b/66b 链路层的模式，忽略 KM1 寄存器。K 的有效值为 256*E/F。

8.3.6.6 RBD 寄存器（偏移 = 0x106）[复位 = 0x80]

表 8-65 中显示了 RBD。

返回到汇总表。

表 8-65 RBD 寄存器字段说明
位字段类型复位说明
7RESERVEDR0x0
6-0RBDR/W0x0该寄存器改变了弹性缓冲器释放机会。将 RBD 增加 1 会将释放机会延迟 8 个字节（八位位组）。
对于 8b/10b 模式，RBD 的合法范围为 0 至 K*F/8-1。
对于 64b/66b 模式，RBD 的合法范围为 0 至 32*E-1。

8.3.6.7 JESD_STATUS 寄存器（偏移 = 0x107）[复位 = 0xXX]

JESD_STATUS 如 表 8-66 所示。

返回到汇总表。

表 8-66 JESD_STATUS 寄存器字段说明
位字段类型复位说明
7EB_ERRW1CX弹性缓冲器出现下溢/溢出。
5JSYNC_STATERX返回 JESD204C SYNC 信号的状态。
0 = 0b0 = SYNC 置为有效
1 = 0b1 = SYNC 置为无效
4RESERVEDRX
3JESD_ALIGNEDRX指示 LMFC/LEMC 已通过 SYSREF 对齐，另一个 SYSREF 脉冲已确认该对齐状态。该位为只读（不能通过 SPI 清零）。设置 SYSREF_ALIGN_EN 和 SYS_EN 后，该器件可能需要多达 15 个 SYSREF 脉冲才能实现对齐并设置该位。
2PLL_LOCKEDRX当设置为高电平时，表示所有启用的 PHY PLL 均锁定。
1-0RESERVEDRX

8.3.6.8 REFDIV 寄存器（偏移 = 0x108）[复位 = 0x0030]

表 8-67 中显示了 REFDIV。

返回到汇总表。

表 8-67 REFDIV 寄存器字段说明
位字段类型复位说明
15-8RESERVEDR0x0
7-0REFDIVR/W0x30指定频率分频值，以从 DAC 时钟 (FDACCLK) 生成 PHY PLL 基准时钟 (FREF)。
以下为合法值：1、2、3、4、5、6、8、10、12、16、20、24、32、40、48、64、80、96 和 128。
保留所有其他值，可能导致未定义行为。
请参阅“PLL 控制”。

8.3.6.9 MPY 寄存器（偏移 = 0x10A）[复位 = 0x0A]

表 8-68 中显示了 MPY。

返回到汇总表。

表 8-68 MPY 寄存器字段说明
位字段类型复位说明
7-0MPYR/W0xA指定 PHY 的 PLL 倍频器。请参阅“PLL 控制”。以下值对于此设计是合法的：
8 (0x8) = 8x
10 (0xA) = 10x
16 (0x10) = 16x
20 (0x14) = 20x
33 (0x21) = 33x
40 (0x28) = 40x
66 (0x42) = 66x
99 (0x63) = 99x

8.3.6.10 RATE 寄存器（偏移 = 0x10B）[复位 = 0x00]

表 8-69 中显示了 RATE。

返回到汇总表。

表 8-69 RATE 寄存器字段说明
位字段类型复位说明
7-3RESERVEDR0x0
2-0RATER/W0x0控制从串行器/解串器 VCO 频率 FVCO 到串行器/解串器比特率 FBIT 的倍频器。影响所有通道。请参阅“串行器/解串器 PLL”部分。
  • 0x0 = 2x
  • 0x1 = 1x
  • 0x2 = 0.5x
  • 0x3 = 0.25x
  • 0x4 = 0.125x
  • 0x5 = 保留
  • 0x6 = 保留
  • 0x7 = 保留