ZHCSQZ6B july 2022 – july 2023 TAS2781
PRODUCTION DATA
只要 SDZ 引脚保持低电平,电源轨之间的电源序列就可以按任何顺序应用。一旦所有电源稳定,SDZ 引脚就可以设置为高电平以初始化器件。硬件或软件复位后,对器件执行的附加命令应延迟至少 1ms,以允许加载 OTP 存储器(参见节 10)。
当 PVDDL 在内部产生时(见节 11.1),建议器件在进入硬件关断模式之前先进入软件关断模式。这可确保 PVDDL 引脚使用内部 5kΩ 下拉电阻器进行放电(硬件关断模式下不存在)。