ZHCU108B June   2015  – March 2025

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1 系统说明
    1. 1.1 设计概述
    2. 1.2 模拟正弦/余弦增量编码器
      1. 1.2.1 正弦/余弦编码器输出信号
      2. 1.2.2 正弦/余弦编码器电气参数示例
    3. 1.3 通过正弦/余弦编码器计算高分辨率位置的方法
      1. 1.3.1 理论方法
        1. 1.3.1.1 概述
        2. 1.3.1.2 粗略分辨率角度计算
        3. 1.3.1.3 精确分辨率角度计算
        4. 1.3.1.4 插值高分辨率角度计算
        5. 1.3.1.5 非理想同步条件下的实际实施情况
        6. 1.3.1.6 分辨率、精度和速度注意事项
    4. 1.4 正弦/余弦编码器参数对模拟电路规范的影响
      1. 1.4.1 相位插值的模拟信号链设计注意事项
      2. 1.4.2 增量计数的比较器功能系统设计
  8. 2 设计特性
    1. 2.1 正弦/余弦编码器接口
    2. 2.2 主机处理器接口
    3. 2.3 评估固件
    4. 2.4 电源管理
    5. 2.5 EMC 抗扰度
  9. 3 方框图
  10. 4 电路设计和元件选型
    1. 4.1 模拟信号链
      1. 4.1.1 带有 16 位双路采样 ADC 的高分辨率信号路径
        1. 4.1.1.1 元件选型
        2. 4.1.1.2 输入信号端接与保护
        3. 4.1.1.3 差分放大器 THS4531A 和 16 位 ADC ADS8354
      2. 4.1.2 面向嵌入式 ADC 的 MCU 的单端输出模拟信号路径
      3. 4.1.3 数字信号 A、B 和 R 的比较器子系统
        1. 4.1.3.1 具有迟滞功能的同相比较器
    2. 4.2 电源管理
      1. 4.2.1 24V 输入转换为 6V 中间电压轨
      2. 4.2.2 编码器电源
      3. 4.2.3 信号链电源 5V 和 3.3V
    3. 4.3 主机处理器接口
      1. 4.3.1 信号描述
      2. 4.3.2 采用具有串行输出的 16 位双路 ADC ADS8354 的高分辨率路径
        1. 4.3.2.1 ADS8354 输入满标量程输出数据格式
        2. 4.3.2.2 ADS8354 串行接口
        3. 4.3.2.3 ADS8354 转换数据读取
        4. 4.3.2.4 ADS8354 寄存器配置
    4. 4.4 编码器连接器
    5. 4.5 设计升级
  11. 5 软件设计
    1. 5.1 概述
    2. 5.2 C2000 Piccolo 固件
    3. 5.3 用户界面
  12. 6 入门
    1. 6.1 TIDA-00176 PCB 概览
    2. 6.2 连接器和跳线设置
      1. 6.2.1 连接器和跳线概述
      2. 6.2.2 默认跳线配置
    3. 6.3 设计评估
      1. 6.3.1 先决条件
      2. 6.3.2 硬件设置
      3. 6.3.3 软件设置
      4. 6.3.4 用户界面
  13. 7 测试结果
    1. 7.1 模拟性能测试
      1. 7.1.1 高分辨率信号路径
        1. 7.1.1.1 编码器连接器至 ADS8354 输入端的模拟路径波德图
        2. 7.1.1.2 整个高分辨率信号路径的性能曲线图 (DFT)
        3. 7.1.1.3 ADC 交流性能定义的背景信息
      2. 7.1.2 差分转单端模拟信号路径
      3. 7.1.3 带数字输出信号 ATTL、BTTL 和 RTTL 的比较器子系统
    2. 7.2 电源测试
      1. 7.2.1 24V DC/DC 输入电源
        1. 7.2.1.1 负载-线路调整
        2. 7.2.1.2 输出电压纹波
        3. 7.2.1.3 开关节点和开关频率
        4. 7.2.1.4 效率
        5. 7.2.1.5 波特图
        6. 7.2.1.6 热像图
      2. 7.2.2 编码器电源输出电压
      3. 7.2.3 5V 和 3.3V 负载点
    3. 7.3 系统性能
      1. 7.3.1 正弦/余弦编码器输出信号仿真
        1. 7.3.1.1 一个周期（增量相位）测试
        2. 7.3.1.2 最大速度时机械旋转一周的测试
    4. 7.4 正弦/余弦编码器系统测试
      1. 7.4.1 零索引标记 R
      2. 7.4.2 功能性系统测试
    5. 7.5 EMC 测试结果
      1. 7.5.1 测试设置
      2. 7.5.2 IEC-61000-4-2 ESD 测试结果
      3. 7.5.3 IEC-61000-4-4 EFT 测试结果
      4. 7.5.4 IEC-61000-4-5 浪涌测试结果
  14. 8 设计文件
    1. 8.1 原理图
    2. 8.2 物料清单
    3. 8.3 PCB 布局指南
      1. 8.3.1 PCB 层图
    4. 8.4 Altium 工程
    5. 8.5 Gerber 文件
    6. 8.6 软件文件
  15. 9 参考资料
  16. 10作者简介
    1.     致谢
  17. 11修订历史记录

4.1.3.1 具有迟滞功能的同相比较器

所有比较器的输入信号均源自单端至差分放大器的输出。如前文所述，输出信号钳位到 3.3V，并通过 RC 网络（例如，图 19 中信号 A 的 R49 和 C54）去耦，以避免分别与模拟单端信号 A 和 B 发生串扰。

这与高分辨率路径和该路径之间的相位匹配，比较器输入端的 RC 去耦网络与 THS4531A 输出端的 RC 滤波器（2×10Ω 和 2.2nF）匹配。

TLV370x 配置为同相比较器，用于模拟正弦信号和余弦信号 A 和 B 的过零检测，以及索引脉冲 R 检测。图 4-7所示为信号 A 对应的原理图。

开关阈值的设置取决于基准电压 VREF = 1.65V (REF2033)，基准电压还能为差分放大器到单端放大器的单端模拟信号提供偏置。在每个比较器中，基准输入源自 REF2033，并通过 10Ω 串联电阻和 100n 电容实现去耦。

为提升抗扰度，我们增加了迟滞电路。同相比较器的迟滞 (VTH+ – VTH–) 可以根据方程式 7计算：

方程式 7. TIDA-00176

VOut_High 为高电平、 VOut_Low 为低电平比较器输出电压、RF 为反馈电阻且 RG 为同相比较器输入端的输入电阻器。

在图 4-7中所述的设计配置中，已根据方程式 8将迟滞设置为大约 160mV。由于 R49 和 R48 的量级低于 R50，因此可忽略。

方程式 8. TIDA-00176

上限和下限开关阈值 VTH+ 和 VTH– 根据方程式 10和方程式 9定义，其中基准电压 VREF = 1.65V。

方程式 9. TIDA-00176
方程式 10. TIDA-00176
警告：

下限阈值是电源电压的一个函数。但是，在此项设计中电源电压容差为 5%，此值为大多数设计的典型值。3.3V 电源电压 ±5% 的容差仅会对下限阈值产生 ±16mV 的影响，因此 VTH– 范围约为 1.56 至 1.59V，仍然可以接受。

TIDA-00176 具有迟滞功能的信号 A 比较器图 4-7 具有迟滞功能的信号 A 比较器

每个比较器 3.3V 电源通过 1Ω 串联电阻器和 100nF 电容器去耦，以尽可能减少 3.3V 电源轨到其他比较器之间的串扰。增加由 R49 和 C54 组成的 RC 低通滤波器，将比较器开关节点从 A/正弦模拟信号处去耦，该节点将连接至外部 ADC。

迟滞功能可避免在过零点附近因噪声而快速切换，从而获得干净的数字信号。但迟滞会引入额外的传播延迟，延迟时间的长短取决于比较器输入端模拟信号振幅 VIN_PEAK-PEAK。

方程式 11. TIDA-00176

假设最小输入电压为 0.3 VPP：差分放大器至单端放大器（增益= 1.66）的输出振幅为 0.5VPP （0 至100kHz），在 500kHz 时由于低通滤波器衰减，振幅约为 0.32 VPP。当比较器输入为 0.32 VPP 时，数字信号 A、B 和 R 的迟滞对应相位延迟约为 30 度。在 500kHz 时，将转化为比较器的总传播延迟，约为 170ns + 40ns = 210ns。

由于 TLV3201 传播延迟低，只有 40ns，因此当频率达到 500kHz 时，比较器块的总延迟始终低于 45 度。

信号 B 和 R 的比较器具有相同的设置。同样，索引标记 R 的缓冲和增益级也与信号 A 和 B 相同。这样可确保当信号频率达到 500kHz 时，索引标记 R 的相位与信号 A 和 B 精确同步。这样可确保零索引标记 R 按预期出现，出现时间早于信号 A 和 B 的上升沿。索引标记 R 定义绝对零位，因此需要与信号 A 和 B 精确相关才能避免任何位置偏移。