ZHCU108B June   2015  – March 2025

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1 系统说明
    1. 1.1 设计概述
    2. 1.2 模拟正弦/余弦增量编码器
      1. 1.2.1 正弦/余弦编码器输出信号
      2. 1.2.2 正弦/余弦编码器电气参数示例
    3. 1.3 通过正弦/余弦编码器计算高分辨率位置的方法
      1. 1.3.1 理论方法
        1. 1.3.1.1 概述
        2. 1.3.1.2 粗略分辨率角度计算
        3. 1.3.1.3 精确分辨率角度计算
        4. 1.3.1.4 插值高分辨率角度计算
        5. 1.3.1.5 非理想同步条件下的实际实施情况
        6. 1.3.1.6 分辨率、精度和速度注意事项
    4. 1.4 正弦/余弦编码器参数对模拟电路规范的影响
      1. 1.4.1 相位插值的模拟信号链设计注意事项
      2. 1.4.2 增量计数的比较器功能系统设计
  8. 2 设计特性
    1. 2.1 正弦/余弦编码器接口
    2. 2.2 主机处理器接口
    3. 2.3 评估固件
    4. 2.4 电源管理
    5. 2.5 EMC 抗扰度
  9. 3 方框图
  10. 4 电路设计和元件选型
    1. 4.1 模拟信号链
      1. 4.1.1 带有 16 位双路采样 ADC 的高分辨率信号路径
        1. 4.1.1.1 元件选型
        2. 4.1.1.2 输入信号端接与保护
        3. 4.1.1.3 差分放大器 THS4531A 和 16 位 ADC ADS8354
      2. 4.1.2 面向嵌入式 ADC 的 MCU 的单端输出模拟信号路径
      3. 4.1.3 数字信号 A、B 和 R 的比较器子系统
        1. 4.1.3.1 具有迟滞功能的同相比较器
    2. 4.2 电源管理
      1. 4.2.1 24V 输入转换为 6V 中间电压轨
      2. 4.2.2 编码器电源
      3. 4.2.3 信号链电源 5V 和 3.3V
    3. 4.3 主机处理器接口
      1. 4.3.1 信号描述
      2. 4.3.2 采用具有串行输出的 16 位双路 ADC ADS8354 的高分辨率路径
        1. 4.3.2.1 ADS8354 输入满标量程输出数据格式
        2. 4.3.2.2 ADS8354 串行接口
        3. 4.3.2.3 ADS8354 转换数据读取
        4. 4.3.2.4 ADS8354 寄存器配置
    4. 4.4 编码器连接器
    5. 4.5 设计升级
  11. 5 软件设计
    1. 5.1 概述
    2. 5.2 C2000 Piccolo 固件
    3. 5.3 用户界面
  12. 6 入门
    1. 6.1 TIDA-00176 PCB 概览
    2. 6.2 连接器和跳线设置
      1. 6.2.1 连接器和跳线概述
      2. 6.2.2 默认跳线配置
    3. 6.3 设计评估
      1. 6.3.1 先决条件
      2. 6.3.2 硬件设置
      3. 6.3.3 软件设置
      4. 6.3.4 用户界面
  13. 7 测试结果
    1. 7.1 模拟性能测试
      1. 7.1.1 高分辨率信号路径
        1. 7.1.1.1 编码器连接器至 ADS8354 输入端的模拟路径波德图
        2. 7.1.1.2 整个高分辨率信号路径的性能曲线图 (DFT)
        3. 7.1.1.3 ADC 交流性能定义的背景信息
      2. 7.1.2 差分转单端模拟信号路径
      3. 7.1.3 带数字输出信号 ATTL、BTTL 和 RTTL 的比较器子系统
    2. 7.2 电源测试
      1. 7.2.1 24V DC/DC 输入电源
        1. 7.2.1.1 负载-线路调整
        2. 7.2.1.2 输出电压纹波
        3. 7.2.1.3 开关节点和开关频率
        4. 7.2.1.4 效率
        5. 7.2.1.5 波特图
        6. 7.2.1.6 热像图
      2. 7.2.2 编码器电源输出电压
      3. 7.2.3 5V 和 3.3V 负载点
    3. 7.3 系统性能
      1. 7.3.1 正弦/余弦编码器输出信号仿真
        1. 7.3.1.1 一个周期（增量相位）测试
        2. 7.3.1.2 最大速度时机械旋转一周的测试
    4. 7.4 正弦/余弦编码器系统测试
      1. 7.4.1 零索引标记 R
      2. 7.4.2 功能性系统测试
    5. 7.5 EMC 测试结果
      1. 7.5.1 测试设置
      2. 7.5.2 IEC-61000-4-2 ESD 测试结果
      3. 7.5.3 IEC-61000-4-4 EFT 测试结果
      4. 7.5.4 IEC-61000-4-5 浪涌测试结果
  14. 8 设计文件
    1. 8.1 原理图
    2. 8.2 物料清单
    3. 8.3 PCB 布局指南
      1. 8.3.1 PCB 层图
    4. 8.4 Altium 工程
    5. 8.5 Gerber 文件
    6. 8.6 软件文件
  15. 9 参考资料
  16. 10作者简介
    1.     致谢
  17. 11修订历史记录

4.3.1 信号描述

可使用 10 引脚插头接口连接主机处理器。该插头可提供必要的信号来为两条信号路径计算高分辨率插值角，这两条路径分别使用 ADS8354 双路 16 位 ADC 和内置的双路 S/H ADC （如果提供）。

该接口与 3.3V I/O 系统兼容。为实现可靠的 GND 连接，所有奇数引脚均分配给 GND。表 4-1 列出了可用信号。

表 4-1 连接主 MCU 的 TIDA-00176 接口连接器
功能信号I/O (3.3V)注释
用于 A 和 B 的 16 位高分辨率输出通道，配有 ADS8354 和 SPI （从机）SDI (I)数字输入串行通信的数据输入。用于双采样模式配置
/CS (I)数字输入片选信号；低电平有效。/CS 下降沿将锁存模拟输入（保持）并启动新的转换。采用 /CS 下降沿同步锁存主处理器（如 Piccolo MCU）上的 QEP 计数器
SCLK (I)数字输入，最高 24MHz串行通信的时钟
SDO_A (O)数字输出串行通信通道 A 和通道 B 的数据输出。通道 A 和通道 B 均采用 16 位 2’s 补码数据。输入到输出信号增益 = 5。
SDO_B (O)数字输出串行通信通道 B 的数据输出
数字正交编码信号 A，B 以及索引标记 RATTL (O)数字输出A、B 和 R 的 160mV 迟滞，可配置
BTTL (O)数字输出
RTTL (O)数字输出
A 和 B 的模拟单端输出通道A/sin (O)模拟输出：0 至 3.3V，
1.65V 偏置（单端）		标称输出范围：
1 VPP 时，0.82V–2.48V (1.65±0.83V)、增益 = 1.66、偏置电压 = 1.65V
B/cos (O)模拟输出：0 至 3.3V，
1.65V 偏置（单端）		标称输出范围：
1 VPP 时，0.82V–2.48V (1.65±0.83V)、增益 = 1.66、偏置电压 = 1.65V

有关连接器引脚分配的详细信息，请参见节 6。

警告：

若要同步 ADS8354 16 位双路采样 ADC 的模拟输入信号样本与 QEP 增量计数器模块，可向 ADS8354 发送 /CS 信号，同时锁定 QEP 计数器。在 MCU （如 Piccolo）中，需将 /CS 连接至 eQEP 选通输入引脚 EPEPxS，其中 x 代表模块编号。可将 Piccolo eQEPx 模块配置为在 EQEPxS 引脚的下降沿锁存 QEP 计数器。