ZHCU108B June   2015  – March 2025

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1 系统说明
    1. 1.1 设计概述
    2. 1.2 模拟正弦/余弦增量编码器
      1. 1.2.1 正弦/余弦编码器输出信号
      2. 1.2.2 正弦/余弦编码器电气参数示例
    3. 1.3 通过正弦/余弦编码器计算高分辨率位置的方法
      1. 1.3.1 理论方法
        1. 1.3.1.1 概述
        2. 1.3.1.2 粗略分辨率角度计算
        3. 1.3.1.3 精确分辨率角度计算
        4. 1.3.1.4 插值高分辨率角度计算
        5. 1.3.1.5 非理想同步条件下的实际实施情况
        6. 1.3.1.6 分辨率、精度和速度注意事项
    4. 1.4 正弦/余弦编码器参数对模拟电路规范的影响
      1. 1.4.1 相位插值的模拟信号链设计注意事项
      2. 1.4.2 增量计数的比较器功能系统设计
  8. 2 设计特性
    1. 2.1 正弦/余弦编码器接口
    2. 2.2 主机处理器接口
    3. 2.3 评估固件
    4. 2.4 电源管理
    5. 2.5 EMC 抗扰度
  9. 3 方框图
  10. 4 电路设计和元件选型
    1. 4.1 模拟信号链
      1. 4.1.1 带有 16 位双路采样 ADC 的高分辨率信号路径
        1. 4.1.1.1 元件选型
        2. 4.1.1.2 输入信号端接与保护
        3. 4.1.1.3 差分放大器 THS4531A 和 16 位 ADC ADS8354
      2. 4.1.2 面向嵌入式 ADC 的 MCU 的单端输出模拟信号路径
      3. 4.1.3 数字信号 A、B 和 R 的比较器子系统
        1. 4.1.3.1 具有迟滞功能的同相比较器
    2. 4.2 电源管理
      1. 4.2.1 24V 输入转换为 6V 中间电压轨
      2. 4.2.2 编码器电源
      3. 4.2.3 信号链电源 5V 和 3.3V
    3. 4.3 主机处理器接口
      1. 4.3.1 信号描述
      2. 4.3.2 采用具有串行输出的 16 位双路 ADC ADS8354 的高分辨率路径
        1. 4.3.2.1 ADS8354 输入满标量程输出数据格式
        2. 4.3.2.2 ADS8354 串行接口
        3. 4.3.2.3 ADS8354 转换数据读取
        4. 4.3.2.4 ADS8354 寄存器配置
    4. 4.4 编码器连接器
    5. 4.5 设计升级
  11. 5 软件设计
    1. 5.1 概述
    2. 5.2 C2000 Piccolo 固件
    3. 5.3 用户界面
  12. 6 入门
    1. 6.1 TIDA-00176 PCB 概览
    2. 6.2 连接器和跳线设置
      1. 6.2.1 连接器和跳线概述
      2. 6.2.2 默认跳线配置
    3. 6.3 设计评估
      1. 6.3.1 先决条件
      2. 6.3.2 硬件设置
      3. 6.3.3 软件设置
      4. 6.3.4 用户界面
  13. 7 测试结果
    1. 7.1 模拟性能测试
      1. 7.1.1 高分辨率信号路径
        1. 7.1.1.1 编码器连接器至 ADS8354 输入端的模拟路径波德图
        2. 7.1.1.2 整个高分辨率信号路径的性能曲线图 (DFT)
        3. 7.1.1.3 ADC 交流性能定义的背景信息
      2. 7.1.2 差分转单端模拟信号路径
      3. 7.1.3 带数字输出信号 ATTL、BTTL 和 RTTL 的比较器子系统
    2. 7.2 电源测试
      1. 7.2.1 24V DC/DC 输入电源
        1. 7.2.1.1 负载-线路调整
        2. 7.2.1.2 输出电压纹波
        3. 7.2.1.3 开关节点和开关频率
        4. 7.2.1.4 效率
        5. 7.2.1.5 波特图
        6. 7.2.1.6 热像图
      2. 7.2.2 编码器电源输出电压
      3. 7.2.3 5V 和 3.3V 负载点
    3. 7.3 系统性能
      1. 7.3.1 正弦/余弦编码器输出信号仿真
        1. 7.3.1.1 一个周期（增量相位）测试
        2. 7.3.1.2 最大速度时机械旋转一周的测试
    4. 7.4 正弦/余弦编码器系统测试
      1. 7.4.1 零索引标记 R
      2. 7.4.2 功能性系统测试
    5. 7.5 EMC 测试结果
      1. 7.5.1 测试设置
      2. 7.5.2 IEC-61000-4-2 ESD 测试结果
      3. 7.5.3 IEC-61000-4-4 EFT 测试结果
      4. 7.5.4 IEC-61000-4-5 浪涌测试结果
  14. 8 设计文件
    1. 8.1 原理图
    2. 8.2 物料清单
    3. 8.3 PCB 布局指南
      1. 8.3.1 PCB 层图
    4. 8.4 Altium 工程
    5. 8.5 Gerber 文件
    6. 8.6 软件文件
  15. 9 参考资料
  16. 10作者简介
    1.     致谢
  17. 11修订历史记录

4.1.1.3 差分放大器 THS4531A 和 16 位 ADC ADS8354

更大限度地提高高精度连续逼近型寄存器 (SAR) (ADC) 性能所需的两个主要电路是输入驱动器和基准驱动器电路。有关选用放大器的详细信息，请参阅 ADS8354 数据表第 9.1 节。

THS4531A 是专门设计与 ADS8354 搭配使用的。实际上，输入信号的共模电压或直流电平（标称值为 2.5V）直接由 ADS8354 自身的基准电压输出端提供给 THS4531A，这样做是为了尽可能减小潜在的失调和漂移误差。

ADS8354 的差分输入满标量程配置为 ±2 × VREF。如果基准电压 VREF = 2.5V，则 FSR 为 ±5V。正弦/余弦编码器最大差分输入电压为 1.2VPP。当电压高于 1.35VPP 时，仍应被检测为故障情况。最大峰值间电压加上 50% 的安全裕度，即 1.8 VPP。为与 ADC 满标量程输入范围匹配，THS4531A 的增益应为 5.5。但是，要在 5V 电源电压下保持 THS4531A 的线性输出电压范围（至少 0.25 至 4.8V），增益应降低约 10%，因此理想的差分放大器增益应为 5。

为确保最大限度降低增益误差，尤其是通道间的漂移，需使用 0.1% 精度，2ppm/K 温度漂移的高精度匹配电阻器。为了将噪声降至最低，反馈电阻器应选择在较低的千欧 (kΩ) 范围内（请参见 节 1.4）。

使用高精度匹配电阻分压器来尽可能降低潜在增益误差。有关详细信息，请参阅 MPMT10015001AT1 数据表。

由于增益为 5，典型的 1VPP 输入信号大约会用到 ADC 满标量程范围 (FSR) 的 50%，这会导致精度损失 1 位，因此等效分辨率为 15 位。当输入电压低至 0.6VPP 时，约用到 FSR 的 25%，通常相当于 14 位分辨率。

图 4-5 所示为高精度模拟信号路径原理图；匹配的增益设置电阻器为 R18、R27、R30 和 R37。

串联抗混叠滤波器的 10 Ω 电阻器 R21、R25 与 2.2nF 电容器 C29（对于 ADS8354 通道 B，分别为 R33、R36 与 C39）。跨接 ADC 输入的滤波器电容器 C29 (C39) 将过滤前端驱动电路噪声，减少采样电荷注入，并提供一个电荷桶，可在采集过程中快速给保持电容充电。通常，该电容器的值应至少为 ADC 采样电容指定值的 10 倍。对于这些器件，输入采样电容等于 40pF。应采用 COG 或 NPO 类型电容器，因为这两种类型的电容器具有电荷量大，温度系数低的特点，且在电压、频率及时间变化的情况下依然能保持稳定的电气特性。为避免出现放大器稳定性问题，在放大器输出端使用了 10-Ω 串联隔离电阻器 R21、R25（R31、R39）。有关详细信息，请参阅 ADS8354 数据表的第 9.1 节。

为最大限度降低 ADC 基准电压 REFIO_A 和 REFIO_B 的失调漂移的影响，设计中采用 ADC 基准来偏置 THS4531A 的共模输出电压。为对 THS4531A 的 VOCM 信号进行缓冲并去耦，在每个引脚附近添加了小型 RC 滤波器，如 R24/C32 和 R35/C42，以及 R28、R29、C36 和 C37。

ADS8354 基准电压 REFIO_A 和 REFIO_B 分别通过 10-uF 电容器 C36 和 C37 去耦，同时串联一个 0.22Ω 电阻器，以避免高频振荡。

为了优化布局，减少关键信号 A+、A–和 B+、B–之间的串扰，并且尽量减少过孔的使用，进行了如下连接。

  1. 差分输入信号 A (A+，A–)在 THS4531A 的输入端反相，然后馈入 ADS8354 输入通道 B。
  2. THS4531A 的差分输出信号 B+和 B–反相连接至 ADS8354 输入引脚，其中 AINP_A 连接 B–，而 AINM_A 连接 B+

这就产生了如下的硬件关系：ADS8354 通道 B 等同于反相后的正弦/余弦编码器信号 A；ADS8354 通道 A 等同于反相后的正弦/余弦编码器信号 B。

TIDA-00176 双通道 THS4531A 和 ADS8354 的正弦和余弦信号链图 4-5 双通道 THS4531A 和 ADS8354 的正弦和余弦信号链
注：

通道进行反相和交换是为了实现最佳性能布局，并最大程度地减少过孔数量。

为了在降低带宽的情况下实现更高的防噪性能，建议在与 5kΩ 并联的反馈路径中使用 10pF（1% 或更高）或更高的电容器。具体请参阅节 4.5。

有关通过串行接口配置 ADS8354 寄存器的说明，请参见节 4.3。