ZHCU108B June   2015  – March 2025

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1 系统说明
    1. 1.1 设计概述
    2. 1.2 模拟正弦/余弦增量编码器
      1. 1.2.1 正弦/余弦编码器输出信号
      2. 1.2.2 正弦/余弦编码器电气参数示例
    3. 1.3 通过正弦/余弦编码器计算高分辨率位置的方法
      1. 1.3.1 理论方法
        1. 1.3.1.1 概述
        2. 1.3.1.2 粗略分辨率角度计算
        3. 1.3.1.3 精确分辨率角度计算
        4. 1.3.1.4 插值高分辨率角度计算
        5. 1.3.1.5 非理想同步条件下的实际实施情况
        6. 1.3.1.6 分辨率、精度和速度注意事项
    4. 1.4 正弦/余弦编码器参数对模拟电路规范的影响
      1. 1.4.1 相位插值的模拟信号链设计注意事项
      2. 1.4.2 增量计数的比较器功能系统设计
  8. 2 设计特性
    1. 2.1 正弦/余弦编码器接口
    2. 2.2 主机处理器接口
    3. 2.3 评估固件
    4. 2.4 电源管理
    5. 2.5 EMC 抗扰度
  9. 3 方框图
  10. 4 电路设计和元件选型
    1. 4.1 模拟信号链
      1. 4.1.1 带有 16 位双路采样 ADC 的高分辨率信号路径
        1. 4.1.1.1 元件选型
        2. 4.1.1.2 输入信号端接与保护
        3. 4.1.1.3 差分放大器 THS4531A 和 16 位 ADC ADS8354
      2. 4.1.2 面向嵌入式 ADC 的 MCU 的单端输出模拟信号路径
      3. 4.1.3 数字信号 A、B 和 R 的比较器子系统
        1. 4.1.3.1 具有迟滞功能的同相比较器
    2. 4.2 电源管理
      1. 4.2.1 24V 输入转换为 6V 中间电压轨
      2. 4.2.2 编码器电源
      3. 4.2.3 信号链电源 5V 和 3.3V
    3. 4.3 主机处理器接口
      1. 4.3.1 信号描述
      2. 4.3.2 采用具有串行输出的 16 位双路 ADC ADS8354 的高分辨率路径
        1. 4.3.2.1 ADS8354 输入满标量程输出数据格式
        2. 4.3.2.2 ADS8354 串行接口
        3. 4.3.2.3 ADS8354 转换数据读取
        4. 4.3.2.4 ADS8354 寄存器配置
    4. 4.4 编码器连接器
    5. 4.5 设计升级
  11. 5 软件设计
    1. 5.1 概述
    2. 5.2 C2000 Piccolo 固件
    3. 5.3 用户界面
  12. 6 入门
    1. 6.1 TIDA-00176 PCB 概览
    2. 6.2 连接器和跳线设置
      1. 6.2.1 连接器和跳线概述
      2. 6.2.2 默认跳线配置
    3. 6.3 设计评估
      1. 6.3.1 先决条件
      2. 6.3.2 硬件设置
      3. 6.3.3 软件设置
      4. 6.3.4 用户界面
  13. 7 测试结果
    1. 7.1 模拟性能测试
      1. 7.1.1 高分辨率信号路径
        1. 7.1.1.1 编码器连接器至 ADS8354 输入端的模拟路径波德图
        2. 7.1.1.2 整个高分辨率信号路径的性能曲线图 (DFT)
        3. 7.1.1.3 ADC 交流性能定义的背景信息
      2. 7.1.2 差分转单端模拟信号路径
      3. 7.1.3 带数字输出信号 ATTL、BTTL 和 RTTL 的比较器子系统
    2. 7.2 电源测试
      1. 7.2.1 24V DC/DC 输入电源
        1. 7.2.1.1 负载-线路调整
        2. 7.2.1.2 输出电压纹波
        3. 7.2.1.3 开关节点和开关频率
        4. 7.2.1.4 效率
        5. 7.2.1.5 波特图
        6. 7.2.1.6 热像图
      2. 7.2.2 编码器电源输出电压
      3. 7.2.3 5V 和 3.3V 负载点
    3. 7.3 系统性能
      1. 7.3.1 正弦/余弦编码器输出信号仿真
        1. 7.3.1.1 一个周期（增量相位）测试
        2. 7.3.1.2 最大速度时机械旋转一周的测试
    4. 7.4 正弦/余弦编码器系统测试
      1. 7.4.1 零索引标记 R
      2. 7.4.2 功能性系统测试
    5. 7.5 EMC 测试结果
      1. 7.5.1 测试设置
      2. 7.5.2 IEC-61000-4-2 ESD 测试结果
      3. 7.5.3 IEC-61000-4-4 EFT 测试结果
      4. 7.5.4 IEC-61000-4-5 浪涌测试结果
  14. 8 设计文件
    1. 8.1 原理图
    2. 8.2 物料清单
    3. 8.3 PCB 布局指南
      1. 8.3.1 PCB 层图
    4. 8.4 Altium 工程
    5. 8.5 Gerber 文件
    6. 8.6 软件文件
  15. 9 参考资料
  16. 10作者简介
    1.     致谢
  17. 11修订历史记录

7.1.3 带数字输出信号 ATTL、BTTL 和 RTTL 的比较器子系统

本节对用于将单端模拟信号 A、B 和 R 转换为数字信号且带有迟滞的比较器进行性能测试。

测试重点在于比较器输出信号 ATTL、BTTL 和 RTTL 在主机连接器 J6 处的传播延迟，与高分辨率路径 ADS8354 处的模拟输入信号输入以及模拟路径的单端模拟信号的对比情况。

测试的目的是测量比较器路径相对于模拟路径的整体信号延迟，同时考虑迟滞带来的延迟、低通滤波导致的相移以及比较器自身的传播延迟。

由于 A，B 和 R 三个通道在比较器输出方面完全对称，因此仅对通道 A 进行了测量。

模拟信号均采用单端探头进行测量，因此在 ADS8354 的差分输入中，仅测量对地正差分信号。

测试中，在编码器连接器 J9 的 A_P，A_M（正弦）和 B_P，B_M（余弦）以及 P_M 和 R_P 引脚注入正弦信号。

对于高分辨率路径，将幅值设置为 1.0VPP（典型值）和 0.3VPP（最小值），频率为 100Hz 和 500kHz（最大值），以测试传播延迟的最坏情况。对于模拟路径，在 0.3VPP 下，分别以 100Hz 和 500kHz 的频率作为临界情况进行了测量。

测试结果如下图所示。注意，高分辨率路径（ADS8354 差分输入）和单端模拟路径（连接器 J6 引脚 12）均与比较器输出（连接器 J6 引脚 18）进行了对比。

TIDA-00176 当编码器连接器 J9-1、J9-2 处输入为 1.0 VPP、频率为 100 Hz 时，比较器输出 ATTL 与 ADS8354 差分输入以及模拟输出 A (J6-12) 的对比情况图 7-13 当编码器连接器 J9-1、J9-2 处输入为 1.0 VPP、频率为 100 Hz 时，比较器输出 ATTL 与 ADS8354 差分输入以及模拟输出 A (J6-12) 的对比情况
TIDA-00176 当编码器连接器 J9-1、J9-2 处输入为 1.0 VPP、频率为 500kHz 时，比较器输出 ATTL 与 ADS8354 差分输入以及模拟输出 A (J6-12) 的对比情况图 7-15 当编码器连接器 J9-1、J9-2 处输入为 1.0 VPP、频率为 500kHz 时，比较器输出 ATTL 与 ADS8354 差分输入以及模拟输出 A (J6-12) 的对比情况
TIDA-00176 当编码器连接器 J9-1、J9-2 处输入为 0.3 VPP、频率为 100 Hz 时，比较器输出 ATTL 与 ADS8354 差分输入以及模拟输出 A (J6-12) 的对比情况图 7-14 当编码器连接器 J9-1、J9-2 处输入为 0.3 VPP、频率为 100 Hz 时，比较器输出 ATTL 与 ADS8354 差分输入以及模拟输出 A (J6-12) 的对比情况
TIDA-00176 当编码器连接器 J9-1、J9-2 处输入为 0.3 VPP、频率为 500 kHz 时，比较器输出 ATTL 与 ADS8354 差分输入以及模拟输出 A (J6-12) 的对比情况图 7-16 当编码器连接器 J9-1、J9-2 处输入为 0.3 VPP、频率为 500 kHz 时，比较器输出 ATTL 与 ADS8354 差分输入以及模拟输出 A (J6-12) 的对比情况

正如预期的那样，包含 RC 滤波器去耦合网络的最大整体相移出现在频率为 500kHz 且输入振幅最低的情况下，总计约为 320ns，相当于 57 度，这远低于 90 度，并且在 节 2 规定的 60 度范围之内。之所以能有如此低的相移数值，TLV3201 极低的传播延迟（典型值为 40ns）起到了关键作用。这也为补偿诸如低通滤波器等影响相移延迟量的参数中所有可能的偏差留出了很大的余量。

由于较低频率下的延迟取决于与振幅相关的迟滞，因此 100Hz 时的传播延迟与高分辨率通道几乎相同。

在单端模拟路径中，尽管带有迟滞功能的比较器自身有 250ns 的传播延迟，但在 500kHz 下几乎没有延迟。这是因为单端模拟输出端配有强大的低通滤波器(R = 100 Ω，C = 4.7nF)，可驱动 Piccolo MCU 等微控制器中的嵌入式开关电容器 ADC。这种与频率相关的相位延迟在较高频率下略微补偿了比较器带来的延迟。

在第二步中，仅测量了与带有迟滞功能的比较器相关的延迟。该延迟指的是比较器的输入（R50 处的模拟信号）与比较器的输出之间的时间差。注意，由于前一级放大器的增益为 1.66，编码器输入端 0.3VPP 的信号在比较器输入端约等于 0.5VPP。

我们测量了仅由比较器块引入的延迟（迟滞和比较器传播延迟），如 表 7-3 中所示。

表 7-3 迟滞比较器子系统延迟
编码器连接器处的输入比较器输入端的电压（例如，R50 处）传播延迟相位延迟
1.0 VPP，100Hz1.66V170µs6.1 度
0.3 VPP，100Hz0.5V560µs20.1 度
1.0 VPP，500kHz1.52V120ns21 度
0.3 VPP，500kHz0.46V200ns36 度

与 图 7-13 至 图 7-16 中整体延迟的差异是由模拟路径中的低通噪声滤波器造成的，在 500kHz 的频率下，对于高分辨率信号路径，该滤波器额外贡献了约 22 度的相移。但是，该延迟仍然远低于 90 度。

如果需要理想的相位匹配，可以按照节 4.5中所述，使用 THS4531A 来实现相应的低通滤波器。