ZHCSYH1A June 2025 – December 2025 AFE10004-EP
PRODUCTION DATA
DAC 输出缓冲器放大器支持轨到轨运行。放大器输出可在 DAC [0:3] 和 CLAMP [1:2] 输出引脚上获取。缓冲放大器通过专用电源轨进行偏置:VCC 和 VSS。最大 DAC 输出电压范围受这些电源的限制。
输出放大器旨在驱动高达 15μF 的容性负载而不产生振荡。输出缓冲器支持 100mA 的拉电流和 20mA 的灌电流。该器件针对瞬时输出接地短路和对电源短路提供了短路保护。灌电流短路电流为 40mA。拉电流短路电流可配置为 120mA(高电流模式)或 70mA(正常电流模式)。
该器件的高输出电流即使在大容性负载下也能提供良好的压摆特性。要估算大容性负载的正负压摆率,请将拉电流和灌电流短路电流值除以电容。
启动后,DAC 的输出范围根据 VSS 和 VCC 引脚中存在的电压自动设置。当 VSS = 0V 且 4.5V ≤ VCC ≤ 5.5V 时,DAC 缓冲器放大器自动配置为以正电压运行。或者,当 VCC = 0V 且 4.5V ≤ VSS ≤ 11V 时,放大器配置为以负电压运行。
该器件持续监控缓冲器放大器电源以确保正常运行。在负电压运行时,有效的 VSS 电源电压范围通过 VSSRANGE 位进行优化,以区分宽 VSS 配置 (–11V ≤ VSS < –7V) 和窄 VSS 配置 (–7V ≤ VSS ≤ –4.5V)。VSS 范围的选择使器件能够更快地检测电源故障情况。器件的有效电源电压范围在启动时确定。表 6-2 展示了有效电源矩阵。
| 电源配置 | 电源 | |
|---|---|---|
| VCC | VSS | |
| 无效配置 | 0V ≤ VCC < 4.5V | –4.5V < VSS ≤ 0V |
| VCC 配置 | 4.5V ≤ VCC ≤ 5.5V | VSS = 0V |
| 无效配置 | 4.5V ≤ VCC ≤ 5.5V | VSS < 0V |
| 窄 VSS 配置 | VCC = 0V | –7V ≤ VSS ≤ –4.5V |
| 无效配置 | VCC > 0V | –7V ≤ VSS ≤ –4.5V |
| 宽 VSS 配置 | VCC = 0V | –11V ≤ VSS < –7V |
| 无效配置 | VCC > 0V | –11V ≤ VSS < –7V |
在运行期间,如果 VCC 或 VSS 降至与电源配置相关的指定阈值以下,或 VDD 降至低于 4.5V,则会生成一个复位事件,并且 DAC 输出将进入特殊 VSS 钳位模式。在 VSS 钳位模式下,DAC 输出引脚从内部连接至 VSS 引脚。
六个 DAC 缓冲放大器共享 VCC 和 VSS 电源;因此,所有 DAC 都配置为相同的输出范围。