ZHCAAD4C June 2021 – November 2021 CD4052B , TS3A225E , TS3A44159
NMOS/PMOS 并联开关由一个 n 通道传输晶体管和一个 p 通道传输晶体管并联组成。图 3-3 示出了 NMOS/PMOS 并联开关的基本结构。在 n 通道 MOSFET 中,当漏极电压低于 VG – VT 时,源漏电阻较低,其中 VG 为栅极电压。在 p 通道 MOSFET 中,当源极电压高于 VT + VG 时,源漏电阻较低。通过 n 通道和 p 通道传输晶体管的并联组合,可在 0V 至 VG 的整个输入电压范围内降低源漏电阻或通道电阻。当 OE 较低时,NMOS/PMOS 并联开关中的 VG 为 VCC,0V 至 VCC 范围内的信号可通过此开关。图 3-4 示出了典型 NMOS/PMOS 并联开关的 ron 和 VI 特性曲线的一般形状,以及 NMOS 和 PMOS 特性。ron 和 VI 曲线的形状因 NMOS 和 PMOS 的结构而异。NMOS/PMOS 并联开关的缺点是输入和输出电容会因组合晶体管额外的源极和漏极面积而增加。