SPRSP69 Data sheet

ZHCSSI2D July 2023 – August 2025 TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1

PRODUCTION DATA

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)

PZP|100
ZEJ|256
PTP|176
NMR|169

散热焊盘机械数据 (封装 | 引脚)

PTP|176
- PPTD383A
PZP|100
- PPTD387

订购信息

6.13.2.2.6 ADC 特性 - 12 位、差分

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
通用
ADCCLK 转换周期	200MHz SYSCLK	10.1		11	ADCCLK
上电时间	外部基准模式			500	µs
	内部基准模式			5000	µs
	在 2.5V 和 3.3V 范围之间切换时采用内部基准模式。			5000	µs
VREFHI 输入电流⁽¹⁾			130		µA
内部基准电容值⁽²⁾		2.2			µF
外部基准电容值⁽³⁾		2.2			µF
直流特性
增益误差	内部基准电压	-45		45	LSB
增益误差	外部基准	-5	±3	5	LSB
偏移误差⁽⁷⁾		-5	±2	5	LSB
通道间增益误差⁽⁵⁾			±2		LSB
通道间偏移量误差⁽⁵⁾			±2		LSB
ADC 间增益误差⁽⁶⁾	所有 ADC 的 VREFHI 和 VREFLO 都相同		±4		LSB
ADC 间偏移量误差⁽⁶⁾	所有 ADC 的 VREFHI 和 VREFLO 都相同		±1		LSB
DNL 误差		>-1	±0.5	1	LSB
INL 误差		-2	±0.5	2	LSB
ADC 间隔离	VREFHI = 2.5V，同步 ADC	-1		1	LSB
ADC 间隔离	VREFHI = 2.5V，异步 ADC		不支持		LSB
交流特性
SNR⁽⁴⁾	VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自 X1（通过 PLL）		72.1		dB
SNR⁽⁴⁾	VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自 INTOSC（通过 PLL）		65.2		dB
THD⁽⁴⁾	VREFHI = 2.5V，fin = 100kHz		-86.9		dB
SFDR⁽⁴⁾	VREFHI = 2.5V，fin = 100kHz		90		dB
SINAD⁽⁴⁾	VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自 X1（通过 PLL）		72		dB
SINAD⁽⁴⁾	VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自 INTOSC（通过 PLL）		65.1		dB
ENOB⁽⁴⁾	VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自 X1，单个 ADC		11.7		位
	VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自 X1，同步 ADC		11.7
	VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自 X1，异步 ADC		不支持
PSRR	VDD = 1.2V 直流 + 100mV 直流至正弦（1kHz 时）		60		dB
	VDD = 1.2V 直流 + 100mV 直流至正弦（300kHz 时）		57
	VDDA = 3.3V 直流 + 200mV 直流至正弦（1kHz 时）		60
	VDDA = 3.3V 直流 + 200mV 正弦（900kHz 时）		57

(1) 当 ADC 输入大于 VDDA 时，VREFHI 上的负载电流会增加。这会导致转换不准确。

(2) 最好使用封装尺寸为 0805 或更小的陶瓷电容器，并靠近 VREFHI 引脚放置。可接受高达 ±20% 的容差。

(3) 最好使用封装尺寸为 0805 或更小的陶瓷电容器，并靠近 VREFHI 引脚放置。 VREFHI 电容取决于基准 IC 缓冲器输出要求。

(4) 作为减少电容耦合和串扰的最佳实践的一部分，与 ADC 输入和 VREFHI 引脚相邻的引脚上的 IO 活动已尽可能减少。

(5) 同一 ADC 模块的所有通道之间的差异。

(6) 与其他 ADC 模块相比的最坏情况变化。

(7) 使用 PPB 偏移校准功能，可以自动调整 ADC 结果输出的失调电压误差。