JAJSQP3 データシート

ZHCSSI2D July 2023 – August 2025 TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1

PRODUCTION DATA

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)

PZP|100
ZEJ|256
PTP|176
NMR|169

散热焊盘机械数据 (封装 | 引脚)

PTP|176
- PPTD383A
PZP|100
- PPTD387

订购信息

6.13.2.2.12 ADC 时序图

下图展示了在下列假设下两个 SOC 的 ADC 转换时序：

SOC0 和 SOC1 配置为使用相同的触发器。
触发发生时，没有其他 SOC 正在转换或挂起。
轮循指针处于使 SOC0 首先转换的状态。
ADCINTSEL 配置为在 SOC0 的转换结束时设置一个 ADCINT 标志（该标志是否传播到 CPU 以引起中断取决于中断控制器中的配置）。

表 6-25 列出了 ADC 时序参数的说明。表 6-26 和表 6-27 列出了 ADC 时序。

TMS320F28P650DK TMS320F28P650DH TMS320F28P650SK TMS320F28P650SH TMS320F28P659DK-Q1 TMS320F28P659DH-Q1 TMS320F28P659SH-Q1 提前中断模式下 12 位模式的 ADC 时序

图 6-59 提前中断模式下 12 位模式的 ADC 时序

TMS320F28P650DK TMS320F28P650DH TMS320F28P650SK TMS320F28P650SH TMS320F28P659DK-Q1 TMS320F28P659DH-Q1 TMS320F28P659SH-Q1 后期中断模式下 12 位模式的 ADC 时序

图 6-60 后期中断模式下 12 位模式的 ADC 时序

TMS320F28P650DK TMS320F28P650DH TMS320F28P650SK TMS320F28P650SH TMS320F28P659DK-Q1 TMS320F28P659DH-Q1 TMS320F28P659SH-Q1 提前中断模式下 16 位模式的 ADC 时序

图 6-61 提前中断模式下 16 位模式的 ADC 时序

TMS320F28P650DK TMS320F28P650DH TMS320F28P650SK TMS320F28P650SH TMS320F28P659DK-Q1 TMS320F28P659DH-Q1 TMS320F28P659SH-Q1 后期中断模式下 16 位模式的 ADC 时序（SYSCLK 周期）

图 6-62 后期中断模式下 16 位模式的 ADC 时序（SYSCLK 周期）

表 6-25 ADC 时序参数说明

参数	说明
t_SH	S+H 窗口的持续时间。
	在该窗口结束时，S+H 电容器上的值则变为待转换成数字值的电压。持续时间由 (ACQPS + 1) 个 SYSCLK 周期计算得出。ACQPS 可以为每个 SOC 单独配置，因此对于不同的 SOC，t_SH 不一定相同。
	注意：无论器件时钟设置如何，S+H 电容器上的值均在 S+H 窗口结束前大约 5ns 时被采集。
t_LAT	从 S+H 窗口结束到 ADC 结果锁存到 ADCRESULTx 寄存器的时间。
t_LAT	如果在此时间之前读取 ADCRESULTx 寄存器，返回的是之前的转换结果。
t_EOC	从 S+H 窗口结束到下一个 ADC 转换的 S+H 窗口可以开始的时间。在 16 位模式下，这将与转换结果的锁存一致，而在 12 位模式下，后续采样可以在转换结果被锁存之前开始。
t_INT	从 S+H 窗口结束到设置 ADCINT 标志（如果已配置）的时间。
	如果 ADCCTL1 寄存器中的 INTPULSEPOS 位被置位，t_INT 将与转换结束 (EOC) 信号相一致。
	如果 INTPULSEPOS 位为 0，t_INT 将与 S+H 窗口的结束相一致。如果 t_INT 触发读取 ADC 结果寄存器（直接通过 DMA 读取或间接地通过触发读取结果的 ISR 来读取），必须注意确保读取发生在结果锁存之后（否则，读取的是之前的结果）。如果 INTPULSEPOS 位为 0，并且 ADCINTCYCLE 寄存器中的 OFFSET 字段不为 0，则在设置 ADCINT 标志之前会有 OFFSET SYSCLK 周期的延迟。此延迟可用于在采样准备就绪时进入 ISR 或触发 DMA。
t_DMA	当 ADCCTL1.TDMAEN = 1 时，从 S+H 窗口结束到触发 DMA 读取 ADC 转换结果的时间。
t_DMA	如果 TDMAEN 设置为 0，则会在 T_INT 时发生 DMA 触发。在某些情况下，可以在 ADCRESULT 值被锁存之前设置 ADCINT 标志。为了确保 DMA 读取发生在 ADCRESULT 值被锁存之后，应向 ADCCTL1.TDMAEN 写入 1 来启用 DMA 时序。

表 6-26 12 位模式下的 ADC 时序

ADCCLK 预分频		SYSCLK 周期
ADCCTL2。预分频	预分频比	t_EOC	t_LAT	t_INT (Early)⁽¹⁾	t_INT (Late)	t_DMA
0	1	11	13	0	11	13
2	2	21	23	0	21	23
3	2.5	26	28	0	26	28
4	3	31	34	0	31	34
5	3.5	36	39	0	36	39
6	4	41	44	0	41	44
7	4.5	46	49	0	46	49
8	5	51	55	0	51	55
9	5.5	56	60	0	56	60
10	6	61	65	0	61	65
11	6.5	66	70	0	66	70
12	7	71	76	0	71	76
13	7.5	76	81	0	76	81
14	8	81	86	0	81	86
15	8.5	86	91	0	86	91

(1) 默认情况下，如果 INTPULSEPOS 为 0，则 t_INT 在 S+H 窗口后的一个 SYSCLK 周期内发生。这可以通过写入 ADCINTCYCLE 寄存器的 OFFSET 字段来改变。

表 6-27 16 位模式下的 ADC 时序

ADCCLK 预分频		SYSCLK 周期
ADCCTL2。预分频	预分频比	t_EOC	t_LAT	t_INT (Early)⁽¹⁾	t_INT (Late)	t_DMA
0	1	31	32	0	31	32
2	2	60	61	0	60	61
3	2.5	75	75	0	75	75
4	3	90	91	0	90	91
5	3.5	104	106	0	104	106
6	4	119	120	0	119	120
7	4.5	134	134	0	134	134
8	5	149	150	0	149	150
9	5.5	163	165	0	163	165
10	6	178	179	0	178	179
11	6.5	193	193	0	193	193
12	7	208	209	0	208	209
13	7.5	222	224	0	222	224
14	8	237	238	0	237	238
15	8.5	252	252	0	252	252

(1) 默认情况下，如果 INTPULSEPOS 为 0，则 t_INT 在 S+H 窗口后的一个 SYSCLK 周期内发生。这可以通过写入 ADCINTCYCLE 寄存器的 OFFSET 字段来改变。