ZHCSSI2D July 2023 – August 2025 TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
复位信号 表总结了各种复位信号及其对器件的影响。
| 复位源 | CPU1 内核 复位 （C28x、TMU、 FPU、VCRC） |
CPU1 外设 复位 |
CPU2 内核 复位 （C28x、TMU、 FPU、VCRC） |
CPU2 外设 复位 |
JTAG/调试 逻辑复位 |
IOs | XRSn 输出 |
|---|---|---|---|---|---|---|---|
| POR | 是 | 是 | 是 | 是 | 是 | 高阻态 | 是 |
| XRSn 引脚 | 是 | 是 | 是 | 是 | – | 高阻态 | – |
| CPU1.SIMRESET.XRSn | 是 | 是 | 是 | 是 | – | 高阻态 | 是 |
| CPU1.WDRS | 是 | 是 | 是 | 是 | – | 高阻态 | 是 |
| CPU1.NMIWDRS | 是 | 是 | 是 | 是 | – | 高阻态 | 是 |
| CPU1.SYSRS（调试器复位） | 是 | 是 | 是 | 是 | – | 高阻态 | – |
| CPU1.SIMRESET.CPU1RSn | 是 | 是 | 是 | 是 | – | 高阻态 | – |
| CPU1.SCCRESET | 是 | 是 | 是 | 是 | – | 高阻态 | – |
| CPU1.HWBISTRS | 是 | – | – | – | – | – | – |
| CPU2.SYSRS（调试器复位） | – | – | 是 | 是 | – | – | – |
| CPU2.WDRS | – | – | 是 | 是 | – | – | – |
| CPU2.NMIWDRS | – | – | 是 | 是 | – | – | – |
| CPU2.SCCRESET | – | – | 是 | 是 | – | – | – |
| CPU2.HWBISTRS | – | – | 是 | – | – | – | – |
| ECAT_RESET_OUT | 是 | 是 | 是 | 是 | – | 高阻态 | 是 |
参数 th(boot-mode) 必须考虑从这些来源启动的复位。
请参阅 TMS320F28P65x 实时微控制器技术参考手册 中“系统控制”一章的复位 一节。
有些复位源由器件内部驱动。其中一些源会将 XRSn 驱动为低电平，用于禁用驱动引导引脚的任何其他器件。SCCRESET 和调试器复位源不会驱动 XRSn；因此，用于引导模式的引脚不应由系统中的其他器件主动驱动。引导配置规定可更改 OTP 中的引导引脚。