ZHCSSI2 数据表 | 德州仪器 TI.com.cn

ZHCSSI2D July 2023 – August 2025 TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1

PRODUCTION DATA

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)

PZP|100
ZEJ|256
PTP|176
NMR|169

散热焊盘机械数据 (封装 | 引脚)

PTP|176
- PPTD383A
PZP|100
- PPTD387

订购信息

6.12.1.5.2 电源管理模块特性

在建议运行条件下测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
V_VREG	内部稳压器输出		1.14	1.2	1.26	V
V_VREG-PU	内部稳压器上电时间				350	us
V_VREG-INRUSH⁽⁵⁾	内部稳压器浪涌电流			1150		mA
V_POR-VDDIO	VDDIO 上电复位电压	XRSn 释放之前和之后		2.3		V
V_BOR-VDDIO-UP⁽¹⁾	斜升时的 VDDIO 欠压复位电压	XRSn 释放之前		2.7		V
V_{BOR-VDDIO-DOWN}⁽¹⁾	斜降时的 VDDIO 欠压复位电压	XRSn 释放之后	2.81		3.0	V
V_POR-VDD-UP⁽²⁾	斜升时的 VDD 上电复位电压	XRSn 释放之前		1		V
V_POR-VDD-DOWN⁽²⁾	斜降时的 VDD 上电复位电压	XRSn 释放之后		1		V
V_{XRSn-PU-DELAY}⁽³⁾	上电期间电源斜升后的 XRSn 释放延迟	内部 VREG		40		us
V_{XRSn-PU-DELAY}⁽³⁾	上电期间电源斜升后的 XRSn 释放延迟	外部 VREG		320		us
V_{XRSn-PD-DELAY}⁽⁴⁾	断电期间电源斜降后的 XRSn 跳闸延迟			2		us
V_{DDIO-MON-TOT-DELAY}	VDDIO 监视器（POR、BOR）路径中的总延迟			80		us
V_{XRSn-MON-RELEASE-DELAY}	VDD POR 事件之后的 XRSn 释放延迟	内部 VREG，电源处于工作范围内		40		us
	VDDIO BOR 之后的 XRSn 释放延迟			40		us
	VDDIO POR 事件之后的 XRSn 释放延迟			120		us
	VDD POR 事件之后的 XRSn 释放延迟	外部 VREG，电源处于工作范围内		360		us
	VDDIO BOR 之后的 XRSn 释放延迟			360		us
	VDDIO POR 事件之后的 XRSn 释放延迟			440		us

(1) 请参阅 I/O BOR 工作区域 图。

(2) V_POR-VDD 不受支持，它设置为在低于建议运行条件的电平跳闸。如果需要监视 VDD，则需要一个外部监控器。

(3) 电源在越过相应电源轨的最低建议运行条件后被视为完全斜升。在该延迟生效之前，需要释放所有 POR 和 BOR 监视器。

(4) 断电时，任何跳闸的 POR 或 BOR 监视器都会立即使 XRSn 跳闸。该延迟是任何 POR、BOR 监视器跳闸和 XRSn 变为低电平之间的时间。该延迟是变量，取决于电源的斜降速率。

(5) 这是内部 VREG 导通时在 VDDIO 电源轨上汲取的瞬态电流。因此，当 VREG 导通时，VDDIO 电源轨上可能会出现一些压降，这可能导致 VREG 逐步斜升。这不会对器件产生不利影响，但如果需要，可以通过在 VDDIO 上使用足够的去耦电容器或选择能够提供此瞬态电流的 LDO 或直流/直流稳压器来降低影响。