ZHCSJN2B May   2019  – January 2021 DS90UH941AS-Q1

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 说明（续）
  6. 6 引脚配置和功能
    1.     引脚功能
  7. 7 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 等级
    3. 7.3 建议工作条件
    4. 7.4 热性能信息
    5. 7.5 直流电气特征
    6. 7.6 交流电气特征
    7. 7.7 推荐外部时钟参考时序
    8. 7.8 推荐的串行控制总线时序
    9. 7.9 时序图
  8. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1  DSI 接收器
        1. 8.3.1.1 DSI 工作模式
          1. 8.3.1.1.1 高速模式
          2. 8.3.1.1.2 25
          3. 8.3.1.1.3 全局操作时序参数
        2. 8.3.1.2 THS-SKIP 编程
        3. 8.3.1.3 DSI 错误和状态
          1. 8.3.1.3.1 DSI / DPHY 误差检测和报告
          2. 8.3.1.3.2 DSI 协议错误检测
          3. 8.3.1.3.3 DSI 错误报告
          4. 8.3.1.3.4 DSI 错误计数器
          5. 8.3.1.3.5 DSI 转 FPD-Link III 缓冲区错误
        4. 8.3.1.4 支持的 DSI 视频格式
      2. 8.3.2  高速正向通道数据传输
      3. 8.3.3  反向通道数据传输
      4. 8.3.4  FPD-Link III 端口寄存器访问
      5. 8.3.5  视频控制信号
      6. 8.3.6  关断引脚 (PDB)
      7. 8.3.7  串行链路故障检测
      8. 8.3.8  中断支持
        1. 8.3.8.1 中断引脚 (INTB)
        2. 8.3.8.2 远程中断引脚 (REM_INTB)
      9. 8.3.9  GPIO 支持
        1. 8.3.9.1 GPIO[3:0] 配置
        2. 8.3.9.2 反向通道配置
        3. 8.3.9.3 GPIO_REG[8:5] 配置
      10. 8.3.10 SPI 通信
        1. 8.3.10.1 SPI 模式配置
        2. 8.3.10.2 正向通道 SPI 操作
        3. 8.3.10.3 反向通道 SPI 操作
      11. 8.3.11 音频模式
        1. 8.3.11.1 I2S 音频接口
          1. 8.3.11.1.1 I2S 传输模式
          2. 8.3.11.1.2 I2S 中继器
          3. 8.3.11.1.3 分离器和复制模式期间的音频
        2. 8.3.11.2 TDM 音频接口
      12. 8.3.12 （带 HDCP）
        1. 8.3.12.1 HDCP I2S 音频加密
      13. 8.3.13 内置自检测试 (BIST)
        1. 8.3.13.1 BIST 配置和状态
        2. 8.3.13.2 正向通道和反向通道错误检查
      14. 8.3.14 内部模式生成
        1. 8.3.14.1 图形选项
        2. 8.3.14.2 颜色模式
        3. 8.3.14.3 视频时序模式
        4. 8.3.14.4 外部时序
        5. 8.3.14.5 图形反转
        6. 8.3.14.6 自动滚动
        7. 8.3.14.7 附加特性
      15. 8.3.15 EMI 降低特性
        1. 8.3.15.1 输入 SSC 容差
    4. 8.4 器件功能模式
      1. 8.4.1 模式选择配置设置 (MODE_SEL[1:0])
      2. 8.4.2 时钟模式
        1. 8.4.2.1 DSI 时钟模式
        2. 8.4.2.2 像素时钟模式
          1. 8.4.2.2.1 DSI 参考时钟模式
          2. 8.4.2.2.2 外部参考时钟模式
          3. 8.4.2.2.3 内部参考时钟
          4. 8.4.2.2.4 独立 2:2 模式的外部参考时钟
      3. 8.4.3 双 DSI 输入模式
        1. 8.4.3.1 DSI 双路运行要求
        2. 8.4.3.2 启用双 DSI 运行
        3. 8.4.3.3 双 DSI 控制和状态
      4. 8.4.4 3D 格式支持（单 DSI 输入）
        1. 8.4.4.1 左/右 3D 格式支持
        2. 8.4.4.2 交替线路 3D 格式支持
        3. 8.4.4.3 交替像素 3D 格式支持
      5. 8.4.5 独立 2:2 模式
        1. 8.4.5.1 独立 2:2 模式的配置
        2. 8.4.5.2 配置独立 2:2 模式的代码示例
        3. 8.4.5.3 93
      6. 8.4.6 FPD-Link III 运行模式
        1. 8.4.6.1 单链路模式
        2. 8.4.6.2 双链路模式
        3. 8.4.6.3 复制模式
        4. 8.4.6.4 分离器模式
          1. 8.4.6.4.1 DSI 对称分离
            1. 8.4.6.4.1.1 对称分离 - 左/右
            2. 8.4.6.4.1.2 对称分离 - 交替像素分离
            3. 8.4.6.4.1.3 对称分离 - 交替线路分离
            4. 8.4.6.4.1.4 103
          2. 8.4.6.4.2 DSI 非对称分离
            1. 8.4.6.4.2.1 非对称分离与裁剪
            2. 8.4.6.4.2.2 非对称分离与 DSI VC-ID
          3. 8.4.6.4.3 分离器运行的配置
    5. 8.5 编程
      1. 8.5.1 串行控制总线
      2. 8.5.2 多主仲裁支持
      3. 8.5.3 有关多主运行的 I2C 限制
      4. 8.5.4 对较新 FPD-Link III 器件的器件寄存器进行多主访问
      5. 8.5.5 对较旧 FPD-Link III 器件的器件寄存器进行多主访问
      6. 8.5.6 有关多主运行的控制通道方向的限制
    6. 8.6 寄存器映射
      1. 8.6.1 主寄存器
      2. 8.6.2 DSI 端口 0 和端口 1 间接寄存器
      3. 8.6.3 模拟间接寄存器
      4. 8.6.4 端口 0 和端口 1 图形发生器间接寄存器
  9. 9 应用和实现
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 高速互连指南
      3. 9.2.3 应用曲线
  10. 10电源相关建议
    1. 10.1 VDD 电源
    2. 10.2 上电和初始化
  11. 11布局
    1. 11.1 布局指南
      1. 11.1.1 接地
      2. 11.1.2 路由 FPD-Link III 信号布线
      3. 11.1.3 路由 DSI 信号布线
    2. 11.2 布局示例
  12. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 支持资源
    3. 12.3 商标
    4. 12.4 静电放电警告
    5. 12.5 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.4.1 模式选择配置设置 (MODE_SEL[1:0])

可以通过 MODE_SEL[1:0] 输入引脚或通过配置寄存器位来配置器件。建议阻值的上拉电阻和下拉电阻可用于设置 MODE_SEL[1:0] 输入的电压比。请参阅表 8-8这些值将在上电期间锁存到寄存器位置：

表 8-8 MODE_SEL[1:0] 设置
模式设置功能
DSI LANES001 个通道
012 个通道
103 个通道
114 个通道
分离器模式0正常工作。
1将视频（奇/偶）分离到每个 FPD-Link III 输出端口
DISABLE DSI0DSI 输入已启用。
1DSI 输入已禁用。这是一个推荐的 Strap 配置选项，因为任何 DSI 输入的配置都需要在输入被禁用时进行。
COAX 模式0为双绞线电缆启用 FPD-Link III。
1为同轴电缆启用 FPD-Link III。
CLOCK 模式0FPD-Link III 由提供给 REFCLK 引脚的外部振荡器生成。DSI 时钟可以连续，也可以不连续。
1 FPD-Link III 由 DSI 时钟生成，DSI 时钟必须是连续的。
GUID-331F05D0-738A-4DFA-BEE4-A73A232141A0-low.gif图 8-12 MODE_SEL[1:0] 连接图
表 8-9 Strap 配置 MODE_SEL0
MODE 编号VR4 电压VR4 目标电压建议的 STRAP 配置电阻器 (1% TOL)SPLITTERDSI LANES
VMINVTYPVMAXV(VDD18) = 1.8VR3 (kΩ)R4 (kΩ)
0000.126 × V(VDD18)0断开10.001
10.179 × V(VDD18)0.211 × V(VDD18)0.244 × V(VDD18)0.3873.220.002
20.286 × V(VDD18)0.325 × V(VDD18)0.364 × V(VDD18)0.58560.430.103
30.404 × V(VDD18)0.441 × V(VDD18)0.472 × V(VDD18)0.79451.140.204
40.526 × V(VDD18)0.556 × V(VDD18)0.590 × V(VDD18)1.00140.251.111
50.643 × V(VDD18)0.673 × V(VDD18)0.708 × V(VDD18)1.21130.161.912
60.763 × V(VDD18)0.790 × V(VDD18)0.825 × V(VDD18)1.42118.771.513
70.880 × V(VDD18)V(VDD18)V(VDD18)1.810.0断开14
表 8-10 Strap 配置 MODE_SEL1
MODE 编号VR6 电压VR6 目标电压建议的 STRAP 配置电阻器 (1% TOL)CLOCKCOAXDISABLE DSI
VMINVTYPVMAXV(VDD18) = 1.8VR5 (kΩ)R6 (kΩ)
0000.126 × V(VDD18)0断开10.0100
10.179 × V(VDD18)0.211 × V(VDD18)0.244 × V(VDD18)0.38073.220.0101
20.286 × V(VDD18)0.325 × V(VDD18)0.364 × V(VDD18)0.58560.430.1110
30.404 × V(VDD18)0.441 × V(VDD18)0.472 × V(VDD18)0.79451.140.2111
4 0.526 × V(VDD18)0.556 × V(VDD18)0.590 × V(VDD18)1.00140.251.1000
50.643 × V(VDD18)0.673 × V(VDD18)0.708 × V(VDD18)1.21130.161.9001
60.763 × V(VDD18)0.790 × V(VDD18)0.825 × V(VDD18)1.42118.771.5010
70.880 × V(VDD18)V(VDD18)V(VDD18)1.810.0断开011
表 8-11 模式选择 [1.0] 寄存器
Strap 配置值寄存器名称位域说明
MODESEL0 - SPLITTERDUAL_CTL1，AUDIO_CFG[2:0]，[4]FPD3_TX_MODE，SPLIT_AUDIO
MODESEL0 - DSI LANESBRIDGE_CTL[3:2]DSI_LANES
MODESEL1 - CLOCKBRIDGE_CTL[7]，[1:0]DSI_CONTINUOUS_CLK
MODESEL1 - COAXDUAL_CTL1[7]FPD3_COAX_MODE
MODESEL1 - DISABLE DSIRESET_CTL[3]DISABLE_DSI