有两种推荐的上电顺序可用于 DS90UH941AS-Q1。
序列 A:
- 应用 VDDIO 和 VDD18
- 如果选择 1.8V VDDIO 选项,则需要使用同一电源为 VDDIO 和 VDD18 供电。
- 如果选择 3.3V VDDIO 选项, VDDIO 可以在 VDD18 之前或之后上电。
- VDD11
- 一直等到所有电源都稳定
- 应用像素时钟(DSI 时钟或 REFCLK)
- 等待像素时钟稳定在目标频率的 0.5% 以内
- 置位 PDB
- 应用 DSI 输入
- 初始化器件
请参阅图 10-2。
图 10-2 中所示的初始化序列 941AS Init 由任何用户定义的器件配置和以下内容组成:
- 如果器件在启用 DSI 输入(MODE_SEL1 strap 配置选项)的情况下上电,则通过在 RESET_CTL 寄存器中设置 DISABLE_DSI 0x01[3]=1 来禁用 DSI 输入。
- 在此处插入任何用户定义的器件配置。
- 根据工作的 DSI 时钟频率设置 DSI 间接寄存器 0x05 中的 TSKIP_CNT 字段。有关更多信息,请参阅Topic Link Label8.3.1.2。
- 初始化内部 DSI 时钟设置:
- 寄存器 0x40 = 0x10
- 寄存器 0x41 = 0x86
- 寄存器 0x42 = 0x0A
- 寄存器 0x41 = 0x94
- 寄存器 0x42 = 0x0A
- 通过在 RESET_CTL 寄存器中设置 DISABLE_DSI 0x01[3]=0 来启用 DSI 输入。
序列 B:
- 应用 VDDIO 和 VDD18
- 如果选择 1.8V VDDIO 选项,则需要使用同一电源为 VDDIO 和 VDD18 供电。
- 如果选择 3.3V VDDIO 选项, VDDIO 可以在 VDD18 之前或之后上电。
- VDD11
- 一直等到所有电源都稳定
- 置位 PDB
- 应用像素时钟(DSI 时钟或 REFCLK)
- 应用 DSI 输入
- 等待像素时钟稳定在目标频率的 0.5% 以内
- 初始化器件
请参阅图 10-3。
图 10-2 中所示的初始化序列 941AS Init 由任何用户定义的器件配置和以下内容组成:
- 通过在 RESET_CTL 寄存器中设置 DIGITAL_RESET1 0x01[1]=1 来复位器件。
- 如果器件在启用 DSI 输入(MODE_SEL1 strap 配置选项)的情况下上电,则通过在 RESET_CTL 寄存器中设置 DISABLE_DSI 0x01[3]=1 来禁用 DSI 输入。
- 在此处插入任何用户定义的器件配置。
- 根据工作的 DSI 时钟频率设置 DSI 间接寄存器 0x05 中的 TSKIP_CNT 字段。有关更多信息,请参阅Topic Link Label8.3.1.2。
- 初始化内部 DSI 时钟设置:
- 寄存器 0x40 = 0x10
- 寄存器 0x41 = 0x86
- 寄存器 0x42 = 0x0A
- 寄存器 0x41 = 0x94
- 寄存器 0x42 = 0x0A
- 通过在 RESET_CTL 寄存器中设置 DISABLE_DSI 0x01[3]=0 来启用 DSI 输入。
有关器件调通的更多详细信息,请参阅
DS90UB941AS-Q1 DSI 调通指南 应用手册 (SNLA356)。
表 10-1 上电和初始化序列的时序图
参数 |
最小值 |
典型值 |
最大值 |
单位 |
注意事项 |
tr0 |
VDD18 / VDDIO 上升时间 |
0.2 |
|
|
ms |
@10/90% |
tr1 |
VDD11 上升时间 |
0.05 |
|
|
ms |
@10/90% |
t0 |
VDD18 / VDDIO 至 VDD11 延时 |
0 |
|
|
ms |
|
t1 |
VDDx 至 PDB 延时 |
0 |
|
|
ms |
在所有电源都启动并稳定后释放 PDB。 |
t2 |
PDB 到 I2C 就绪(IDX 和 MODE 有效)延迟 |
2 |
|
|
ms |
|
t3 |
器件复位所需的 PDB 负脉冲宽度 |
2 |
|
|
ms |
硬复位 |
t4 |
DSI 延迟时间 |
0 |
|
|
ms |
释放 PDB 后应用 DSI |
t5 |
像素时间延迟时间 |
0 |
|
|
ms |
所有电源均启动后应用像素时钟(DSI 时钟或 REFCLK)。时钟可以独立于 PDB 状态应用,但是,如果在 PDB 之前应用,则应遵循序列 A,否则应遵循序列 B。 |
t6 |
像素时钟稳定到初始化延迟时间 |
1 |
|
|
µs |
像素时钟(DSI 时钟或 REFCLK)频率必须在目标频率的 0.5% 以内,并且在器件初始化(序列 B)或 PDB 释放(序列 A)之前稳定。 |