ZHCSJN2B May   2019  – January 2021 DS90UH941AS-Q1

PRODUCTION DATA  

  1. 特性
  2. 应用
  3. 说明
  4. 修订历史记录
  5. 说明(续)
  6. 引脚配置和功能
    1.     引脚功能
  7. 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 等级
    3. 7.3 建议工作条件
    4. 7.4 热性能信息
    5. 7.5 直流电气特征
    6. 7.6 交流电气特征
    7. 7.7 推荐外部时钟参考时序
    8. 7.8 推荐的串行控制总线时序
    9. 7.9 时序图
  8. 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1  DSI 接收器
        1. 8.3.1.1 DSI 工作模式
          1. 8.3.1.1.1 高速模式
          2. 8.3.1.1.2 25
          3. 8.3.1.1.3 全局操作时序参数
        2. 8.3.1.2 THS-SKIP 编程
        3. 8.3.1.3 DSI 错误和状态
          1. 8.3.1.3.1 DSI / DPHY 误差检测和报告
          2. 8.3.1.3.2 DSI 协议错误检测
          3. 8.3.1.3.3 DSI 错误报告
          4. 8.3.1.3.4 DSI 错误计数器
          5. 8.3.1.3.5 DSI 转 FPD-Link III 缓冲区错误
        4. 8.3.1.4 支持的 DSI 视频格式
      2. 8.3.2  高速正向通道数据传输
      3. 8.3.3  反向通道数据传输
      4. 8.3.4  FPD-Link III 端口寄存器访问
      5. 8.3.5  视频控制信号
      6. 8.3.6  关断引脚 (PDB)
      7. 8.3.7  串行链路故障检测
      8. 8.3.8  中断支持
        1. 8.3.8.1 中断引脚 (INTB)
        2. 8.3.8.2 远程中断引脚 (REM_INTB)
      9. 8.3.9  GPIO 支持
        1. 8.3.9.1 GPIO[3:0] 配置
        2. 8.3.9.2 反向通道配置
        3. 8.3.9.3 GPIO_REG[8:5] 配置
      10. 8.3.10 SPI 通信
        1. 8.3.10.1 SPI 模式配置
        2. 8.3.10.2 正向通道 SPI 操作
        3. 8.3.10.3 反向通道 SPI 操作
      11. 8.3.11 音频模式
        1. 8.3.11.1 I2S 音频接口
          1. 8.3.11.1.1 I2S 传输模式
          2. 8.3.11.1.2 I2S 中继器
          3. 8.3.11.1.3 分离器和复制模式期间的音频
        2. 8.3.11.2 TDM 音频接口
      12. 8.3.12 (带 HDCP)
        1. 8.3.12.1 HDCP I2S 音频加密
      13. 8.3.13 内置自检测试 (BIST)
        1. 8.3.13.1 BIST 配置和状态
        2. 8.3.13.2 正向通道和反向通道错误检查
      14. 8.3.14 内部模式生成
        1. 8.3.14.1 图形选项
        2. 8.3.14.2 颜色模式
        3. 8.3.14.3 视频时序模式
        4. 8.3.14.4 外部时序
        5. 8.3.14.5 图形反转
        6. 8.3.14.6 自动滚动
        7. 8.3.14.7 附加特性
      15. 8.3.15 EMI 降低特性
        1. 8.3.15.1 输入 SSC 容差
    4. 8.4 器件功能模式
      1. 8.4.1 模式选择配置设置 (MODE_SEL[1:0])
      2. 8.4.2 时钟模式
        1. 8.4.2.1 DSI 时钟模式
        2. 8.4.2.2 像素时钟模式
          1. 8.4.2.2.1 DSI 参考时钟模式
          2. 8.4.2.2.2 外部参考时钟模式
          3. 8.4.2.2.3 内部参考时钟
          4. 8.4.2.2.4 独立 2:2 模式的外部参考时钟
      3. 8.4.3 双 DSI 输入模式
        1. 8.4.3.1 DSI 双路运行要求
        2. 8.4.3.2 启用双 DSI 运行
        3. 8.4.3.3 双 DSI 控制和状态
      4. 8.4.4 3D 格式支持(单 DSI 输入)
        1. 8.4.4.1 左/右 3D 格式支持
        2. 8.4.4.2 交替线路 3D 格式支持
        3. 8.4.4.3 交替像素 3D 格式支持
      5. 8.4.5 独立 2:2 模式
        1. 8.4.5.1 独立 2:2 模式的配置
        2. 8.4.5.2 配置独立 2:2 模式的代码示例
        3. 8.4.5.3 93
      6. 8.4.6 FPD-Link III 运行模式
        1. 8.4.6.1 单链路模式
        2. 8.4.6.2 双链路模式
        3. 8.4.6.3 复制模式
        4. 8.4.6.4 分离器模式
          1. 8.4.6.4.1 DSI 对称分离
            1. 8.4.6.4.1.1 对称分离 - 左/右
            2. 8.4.6.4.1.2 对称分离 - 交替像素分离
            3. 8.4.6.4.1.3 对称分离 - 交替线路分离
            4. 8.4.6.4.1.4 103
          2. 8.4.6.4.2 DSI 非对称分离
            1. 8.4.6.4.2.1 非对称分离与裁剪
            2. 8.4.6.4.2.2 非对称分离与 DSI VC-ID
          3. 8.4.6.4.3 分离器运行的配置
    5. 8.5 编程
      1. 8.5.1 串行控制总线
      2. 8.5.2 多主仲裁支持
      3. 8.5.3 有关多主运行的 I2C 限制
      4. 8.5.4 对较新 FPD-Link III 器件的器件寄存器进行多主访问
      5. 8.5.5 对较旧 FPD-Link III 器件的器件寄存器进行多主访问
      6. 8.5.6 有关多主运行的控制通道方向的限制
    6. 8.6 寄存器映射
      1. 8.6.1 主寄存器
      2. 8.6.2 DSI 端口 0 和端口 1 间接寄存器
      3. 8.6.3 模拟间接寄存器
      4. 8.6.4 端口 0 和端口 1 图形发生器间接寄存器
  9. 应用和实现
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 高速互连指南
      3. 9.2.3 应用曲线
  10. 10电源相关建议
    1. 10.1 VDD 电源
    2. 10.2 上电和初始化
  11. 11布局
    1. 11.1 布局指南
      1. 11.1.1 接地
      2. 11.1.2 路由 FPD-Link III 信号布线
      3. 11.1.3 路由 DSI 信号布线
    2. 11.2 布局示例
  12. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 支持资源
    3. 12.3 商标
    4. 12.4 静电放电警告
    5. 12.5 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

DSI 端口 0 和端口 1 间接寄存器

DSI 间接寄存器摘要汇总了 DS90UH941AS-Q1 间接 DSI 寄存器。表 8-145中未列出的所有寄存器偏移地址都应视为保留的存储单元,并且不应修改寄存器内容。

寄存器访问是通过间接访问寄存器(IND_ACC_CTL、IND_ACC_ADDR 和 IND_ACC_DATA)的间接访问机制提供的。这些寄存器位于主寄存器空间中的偏移地址 0x40-0x42 处。

间接地址机制涉及设置控制寄存器以选择所需的块,设置寄存器偏移地址,以及读取或写入数据寄存器。此外,控制寄存器中提供了自动递增功能,可以在每次读取或写入数据寄存器后自动递增偏移地址。

对于写入,其过程如下:

  1. 写入 IND_ACC_CTL 寄存器以选择所需的寄存器块
    • 如需选择 DSI/D-PHY 端口 0 间接寄存器,请设置 0x40 = 0x04
    • 如需选择 DSI/D-PHY 端口 1 间接寄存器,请设置 0x40 = 0x08
  2. 写入 IND_ACC_ADDR 寄存器以设置寄存器偏移
  3. 向 IND_ACC_DATA 寄存器写入数据值

如果在 IND_ACC_CTL 寄存器中设置了自动递增,重复步骤 3 会将额外的数据字节写入后续寄存器偏移位置

对于读取,其过程如下:

  1. 写入 IND_ACC_CTL 寄存器以选择所需的寄存器块
    • 如需选择 DSI/D-PHY 端口 0 间接寄存器并从中读取,请设置 0x40 = 0x05
    • 如需选择 DSI/D-PHY 端口 1 间接寄存器并从中读取,请设置 0x40 = 0x09
  2. 写入 IND_ACC_ADDR 寄存器以设置寄存器偏移
  3. 从 IND_ACC_DATA 寄存器读取

如果在 IND_ACC_CTL 寄存器中设置了自动递增,重复步骤 3 会从后续寄存器偏移位置读取额外的数据字节。

表 8-145 DSI 间接寄存器摘要
偏移量首字母缩写词寄存器名称
0x1DPHY_TINIT_TIMING查找
0x2DPHY_TERM_TIMING查找
0x3DPHY_CLK_SETTLE_TIMING查找
0x4DPHY_HS_SETTLE_TIMING查找
0x5DPHY_SKIP_TIMING查找
0x6DPHY_LP_POLARITY查找
0x7DPHY_BYPASS查找
0x8HSRX_TO_CNT查找
0xFDPHY_STATUS查找
0x10DPHY_DLANE0_ERR查找
0x11DPHY_DLANE1_ERR查找
0x12DPHY_DLANE2_ERR查找
0x13DPHY_DLANE3_ERR查找
0x14DPHY_ERR_CLK_LANE查找
0x15DPHY_SYNC_STS查找
0x20DSI_CONFIG_0查找
0x21DSI_CONFIG_1查找
0x22DSI_ERR_CFG_0查找
0x23DSI_ERR_CFG_1查找
0x28DSI_STATUS查找
0x29 DSI_ERR_COUNT 查找
0x2ADSI_VC_DTYPE查找
0x2BDSI_ERR_RPT_0查找
0x2CDSI_ERR_RPT_1查找
0x2DDSI_ERR_RPT_2查找
0x30DSI_HSW_CFG_HI查找
0x31DSI_HSW_CFG_LO查找
0x32DSI_VSW_CFG_HI查找
0x33DSI_VSW_CFG_LO查找
0x34DSI_SYNC_DLY_CFG_HI查找
0x35DSI_SYNC_DLY_CFG_LO查找
0x36DSI_EN_HSRX查找
0x37DSI_EN_LPRX查找
0x38DSI_EN_RXTERM查找
0x3ADSI_PCLK_DIV_M查找
0x3BDSI_PCLK_DIV_N查找

表 8-188 显示了适用于此部分中访问类型的代码。

表 8-146 寄存器访问类型代码
访问类型代码说明
RR只读访问
R/WR/W读取/写入访问
R/W/RCR/W/RC读取/写入访问/读取以清除

8.6.2.1 DPHY_TINIT_TIMING 寄存器(偏移 = 0x1)[复位 = 0h]

表 8-147 中描述了 DPHY_TINIT_TIMING 。

返回到汇总表

表 8-147 DPHY_TINIT_TIMING 寄存器字段说明
字段类型复位说明
7-3保留R0h保留
2-0TINIT_TIMER/W0h上电后的 D-PHY 初始化时间,单位为 100µs
初始化时间 = (TINIT_TIME + 1) * 100µs

8.6.2.2 DPHY_TERM_TIMING 寄存器(偏移 = 0x2)[复位 = 0h]

表 8-148 中描述了 DPHY_TERM_TIMING 。

返回到汇总表

表 8-148 DPHY_TERM_TIMING 寄存器字段说明
字段类型复位说明
7保留R0h保留
6-4保留R0h保留
3保留R0h保留
2-0DPHY_TERM_DATA
_TIMING
R/W0hTD TermEn 端子计数

8.6.2.3 DPHY_CLK_SETTLE_TIMING 寄存器(偏移 = 0x3)[复位 = 1Dh]

表 8-149 中描述了 DPHY_CLK_SETTLE_TIMING 。

返回到汇总表

表 8-149 DPHY_CLK_SETTLE_TIMING 寄存器字段说明
字段类型复位说明
7保留R0h保留
6-0TCLK_SETTLE_CNTR/W1DhTCLK-SETTLE
Tclk 稳定端子计数,单位为 10ns

8.6.2.4 DPHY_HS_SETTLE_TIMING 寄存器(偏移 = 0x4)[复位 = 14h]

表 8-150 中描述了 DPHY_HS_SETTLE_TIMING 。

返回到汇总表

表 8-150 DPHY_HS_SETTLE_TIMING 寄存器字段说明
字段类型复位说明
7保留R0h保留
6-0THS_SETTLE_CNTR/W14hTHS-SETTLE 稳定端子计数,单位为 10ns 。

8.6.2.5 DPHY_SKIP_TIMING 寄存器(偏移 = 0x5)[复位 = 3Ah]

表 8-151 中描述了 DPHY_SKIP_TIMING 。

返回到汇总表

表 8-151 DPHY_SKIP_TIMING 寄存器字段说明
字段类型复位说明
7保留R0h保留
6-1TSKIP_CNTR/W1DhTskip 计数
该寄存器控制在传输检测结束时将被忽略的数据量。此值以 DDR 时钟为单位(即两个 UI 间隔)。该寄存器的设置将取决于 D-PHY 通道频率。
0RESERVEDR0h保留

8.6.2.6 DPHY_LP_POLARITY 寄存器(偏移 = 0x6)[复位 = 0h]

表 8-152 中描述了 DPHY_LP_POLARITY 。

返回到汇总表

表 8-152 DPHY_LP_POLARITY 寄存器字段说明
字段类型复位说明
7-5保留R0h保留
4POL_LP_CLK0R/W0hLP 时钟 0 极性
3-0POL_LP_DATAR/W0hLP 数据极性

8.6.2.7 DPHY_BYPASS 寄存器(偏移 = 0x7)[复位 = 0h]

表 8-153 中描述了 DPHY_BYPASS 。

返回到汇总表

表 8-153 DPHY_BYPASS 寄存器字段说明
字段类型复位说明
7BYPASS_TINITR/W0h旁路 Tinit 等待时间
6BYPASS_TCK_MISSR/W0h旁路 Tck 错过时间
5BYPASS_ULPS_CK0R/W0hCLK0 的旁路 ULPS
4-0BYPASS_LPR/W0hclk 和数据通道 3、2、1、0 上的旁路 Lp

8.6.2.8 HSRX_TO_CNT 寄存器(偏移 = 0x8)[复位 = 0h]

表 8-154 中描述了 HSRX_TO_CNT 。

返回到汇总表

表 8-154 HSRX_TO_CNT 寄存器字段说明
字段类型复位说明
7-0HSRX_TO_CNTR/W0h超时计数器,单位为 ms 。计时器的量程为 1ms
示例:如果 HSRX_TO_CNT = 1,则超时将发生在 0-1ms,如果 HSRX_TO_CNT = 255,则超时将发生在 254-255ms 之间。如果寄存器值为 0,则超时将关闭。

8.6.2.9 DPHY_STATUS 寄存器(偏移 = 0xF)[复位 = 0h]

表 8-155 中描述了 DPHY_STATUS 。

返回到汇总表

表 8-155 DPHY_STATUS 寄存器字段说明
字段类型复位说明
7保留R0h保留
6LANE_SYNC_ERRORR/ROC0hD-PHY 通道同步错误
该标志表示未在所有数据通道上同时检测到正确同步。每个启用的通道都希望在同一时间检测同步序列。如果未正确发生,将设置此标志。此外,可以读取 DPHY_SYNC_STS 寄存器以确定最近错误条件下的同步状态。
5DPHY_LANE_ERRORR0h检测到 D-PHY 通道错误 如果设置了该位,则一个或多个时钟或数据通道检测到错误。要确定错误,请读取 DPHY_DLANEx_ERR 和 DPHY_CLANE_ERR 寄存器。当通道错误寄存器被读取时,该标志将被清除。
4C_LANE_ACTIVER0h时钟通道激活
0:时钟通道未激活
1:时钟通道激活
3-0D_LANE_ACTIVER0h数据通道激活
对于每个数据通道,该寄存器会报告是否检测到该通道是处于活动状态。
0:数据通道未激活
1:数据通道处于活动状态

8.6.2.10 DPHY_DLANE0_ERR 寄存器(偏移 = 0x10)[复位 = 0h]

表 8-156 中描述了 DPHY_DLANE0_ERR 。

返回到汇总表

表 8-156 DPHY_DLANE0_ERR 寄存器字段说明
字段类型复位说明
7-5保留R0h保留
4EOT_SYNC_ERROR_0R/ROC0h传输同步结束错误 - 无法更正
3SOT_ERROR_0R/ROC0hSYNC 序列中的位错误 - 可更正
2SOT_SYNC_ERROR_0R/ROC0hSYNC 序列错误 - 不可更正
1CNTRL_ERR_HSRQST_0R/ROC0hHS 请求模式中的控制错误
0HS_RX_TO_ERROR_0R/ROC0hHS 传输超时错误

8.6.2.11 DPHY_DLANE1_ERR 寄存器(偏移 = 0x11)[复位 = 0h]

表 8-157 中描述了 DPHY_DLANE1_ERR 。

返回到汇总表

表 8-157 DPHY_DLANE1_ERR 寄存器字段说明
字段类型复位说明
7-5保留R0h保留
4EOT_SYNC_ERROR_1R/ROC0h传输同步结束错误 - 无法更正
3SOT_ERROR_1R/ROC0hSYNC 序列中的位错误 - 可更正
2SOT_SYNC_ERROR_1R/ROC0hSYNC 序列错误 - 不可更正
1CNTRL_ERR_HSRQST_1R/ROC0hHS 请求模式中的控制错误
0HS_RX_TO_ERROR_1R/ROC0hHS 传输超时错误

8.6.2.12 DPHY_DLANE2_ERR 寄存器(偏移 = 0x12)[复位 = 0h]

表 8-158 中描述了 DPHY_DLANE2_ERR 。

返回到汇总表

表 8-158 DPHY_DLANE2_ERR 寄存器字段说明
字段类型复位说明
7-5保留R0h保留
4EOT_SYNC_ERROR_2R/ROC0h传输同步结束错误 - 无法更正
3SOT_ERROR_2R/ROC0hSYNC 序列中的位错误 - 可更正
2SOT_SYNC_ERROR_2R/ROC0hSYNC 序列错误 - 不可更正
1CNTRL_ERR_HSRQST_2R/ROC0hHS 请求模式中的控制错误
0HS_RX_TO_ERROR_2R/ROC0hHS 传输超时错误

8.6.2.13 DPHY_DLANE3_ERR 寄存器(偏移 = 0x13)[复位 = 0h]

表 8-159 中描述了 DPHY_DLANE3_ERR 。

返回到汇总表

表 8-159 DPHY_DLANE3_ERR 寄存器字段说明
字段类型复位说明
7-5保留R0h保留
4EOT_SYNC_ERROR_3R/ROC0h传输同步结束错误 - 无法更正
3SOT_ERROR_3R/ROC0hSYNC 序列中的位错误 - 可更正
2SOT_SYNC_ERROR_3R/ROC0hSYNC 序列错误 - 不可更正
1CNTRL_ERR_HSRQST_3R/ROC0hHS 请求模式中的控制错误
0HS_RX_TO_ERROR_3R/ROC0hHS 传输超时错误

8.6.2.14 DPHY_ERR_CLK_LANE 寄存器(偏移 = 0x14)[复位 = 0h]

表 8-160 中描述了 DPHY_ERR_CLK_LANE 。

返回到汇总表

表 8-160 DPHY_ERR_CLK_LANE 寄存器字段说明
字段类型复位说明
7-4保留R0h保留
3CNTRL_ERR_ULPRQST
_CLK
R/ROC0hULP 请求模式中的控制错误
2CNTRL_ERR_HSRQST
_CLK
R/ROC0hHS 请求模式中的控制错误
1ULPS_INVALID_ERR
_CLK
R/ROC0h在 ULP 模式下检测到无效 ULP 状态
0HS_RX_TO_ERROR
_CLK
R/ROC0hHS 传输超时错误

8.6.2.15 DPHY_SYNC_STS 寄存器(偏移 = 0x15)[复位 = 0h]

表 8-161 中描述了 DPHY_SYNC_STS 。

返回到汇总表

表 8-161 DPHY_SYNC_STS 寄存器字段说明
字段类型复位说明
7-4保留R0h保留
3DLANE3_SYNC_STSR0hDLANE 3 的同步状态
在最近的同步错误期间报告数据通道 3 的同步状态
2DLANE2_SYNC_STSR0hDLANE 2 的同步状态
在最近的同步错误期间报告数据通道 3 的同步状态
1DLANE1_SYNC_STSR0hDLANE 1 的同步状态
在最近的同步错误期间报告数据通道 3 的同步状态
0DLANE0_SYNC_STSR0hDLANE 0 的同步状态
在最近的同步错误期间报告数据通道 3 的同步状态

8.6.2.16 DSI_CONFIG_0 寄存器(偏移 = 0x20)[复位 = 7Fh]

表 8-162 中描述了 DSI_CONFIG_0 。

返回到汇总表

表 8-162 DSI_CONFIG_0 寄存器字段说明
字段类型复位说明
7保留R0h保留
6DSI_TRY_RECOVERYR/W1hDSI 尝试恢复
如果设置为 1,DSI 协议模块将尝试从错误条件中恢复。
5DSI_IGNORE_HS_CMDR/W1h忽略 DSI HS 命令
0:处理 HS 命令
1:忽略 HS 命令
4DSI_SYNC_PULSESR/W1h控制对同步脉冲的生成
0:不重新生成原始 VS/HS 时序
1:重新生成原始 VS/HS 时序
3-0DSI_VC_ENABLER/WFh启用 VC-ID
这四位字段中的每一位都启用四个虚拟通道 ID 中的一个。如果接收到的数据包没有预期的 VC-ID,则会报告错误。为了在 DSI_ERR_DET 位中报告错误,还必须设置 DSI_INV_VC_ERR_EN 位。这些控件不会过滤掉带有无效 VC-ID 的数据包。

8.6.2.17 DSI_CONFIG_1 寄存器(偏移 = 0x21)[复位 = 0h]

表 8-163 中描述了 DSI_CONFIG_1 。

返回到汇总表

表 8-163 DSI_CONFIG_1 寄存器字段说明
字段类型复位说明
7DSI_NO_GRAYSCALER/W0h禁用灰度插值
对于小于 24 位的 DSI RGB 数据类型,转换为 RGB888 会基于其他未使用最低有效子像素位复制最高有效子像素位,以实现更高的灰度范围。
0:启用灰度插值
1:禁用灰度插值
6DSI_VS_POLARITYR/W0hDSI VS 极性控制
0:VS 信号为有效高电平
1:VS 信号为有效低电平
5DSI_HS_POLARITYR/W0hDSI HS 极性控制
0:HS 信号为有效高电平
1:HS 信号为有效低电平
4DSI_HOLD_ERRR/W0hHold Error
如果设置为 1,将在 dsi_err 状态指示(而非脉冲)上指示锁存错误条件。
3DSI_NULL_CRC_DISR/W0hNULL 和 BLANK 长数据包的错误报告
2保留R/W0h保留
1DSI_NO_FILTERR/W0h禁用数据包字数过滤器
0DSI_NO_EOTPKTR/W0h无 EOT 数据包模式
如果设置为 0,当传输结束而没有 EOT 数据包时,器件将指示错误。如果设置为 0,则不会指示错误。在 DSI_STATUS 寄存器的 DSI_EOT_ERR 位中指示错误。

8.6.2.18 DSI_ERR_CFG_0 寄存器(偏移 = 0x22)[复位 = FFh]

DSI_ERR_CFG_0 在表 8-164 中描述了 DSI_ERR_CFG_0 。

返回到汇总表

表 8-164 DSI_ERR_CFG_0 寄存器字段说明
字段类型复位说明
7DSI_ECC1_ERR
_EN
R/W1h在 dsi_err 状态下启用 Single-bit ECC 错误
6DSI_CONT_LP1_ERR
_EN
R/W1h在 dsi_err 状态下启用 LP-1 争用错误
5DSI_CONT_LP0_ERR
_EN
R/W1h在 dsi_err 状态下启用 LP-0 争用错误
4DSI_LP_SYNC_ERR
_EN
R/W1h在 dsi_err 状态下启用 LP 同步错误
3DSI_HSRX_TO_ERR
_EN
R/W1h在 dsi_err 状态下启用 HS 接收超时错误
2DSI_ESC_ENTRY_ERR
_EN
R/W1h在 dsi_err 状态下启用 escape Entry 错误
1DSI_SOT_SYNC_ERR
_EN
R/W1h在 dsi_err 状态下启用 SOT 同步错误
0DSI_SOT_ERR
_EN
R/W1h在 dsi_err 状态下启用 SOT 错误

8.6.2.19 DSI_ERR_CFG_1 寄存器(偏移 = 0x23)[复位 = 7Fh]

表 8-165 中描述了 DSI_ERR_CFG_1 。

返回到汇总表

表 8-165 DSI_ERR_CFG_1 寄存器字段说明
字段类型复位说明
7保留R0h保留
6DSI_EOT_SYNC_ERR
_EN
R/W1h在 dsi_err 状态下启用 EOT 同步错误
5DSI_PROT_ERR
_EN
R/W1h在 dsi_err 状态下启用 DSI 协议错误
4DSI_INV_LEN_ERR
_EN
R/W1h在 dsi_err 状态下启用无效长度错误
3DSI_INV_VC_ERR
_EN
R/W1h在 dsi_err 状态下启用无效 VC 错误
2DSI_INV_DT_ERR
_EN
R/W1h在 dsi_err 状态下启用无效 DT 错误
1DSI_CHKSUM_ERR
_EN
R/W1h在 dsi_err 状态下启用 16 位 CRC 校验和错误
0DSI_ECC2_ERR
_EN
R/W1h在 dsi_err 状态下启用多位 ECC 错误

8.6.2.20 DSI_STATUS 寄存器(偏移 = 0x28)[复位 = 0h]

表 8-166 中描述了 DSI_STATUS 。

返回到汇总表

表 8-166 DSI_STATUS 寄存器字段说明
字段类型复位说明
7保留R0h保留
6DSI_FIFO_OVERFLOWR/ROC0hDSI 至 FPD-Link III FIFO 溢出
当为 1 时,该位表示在 DSI 和 FPD-Link III 域之间的视频数据传输中发生了一个或多个 FIFO 溢出错误。除非出现另一个溢出,否则该位在读取时被清除。
5DSI_FIFO_UNDERFLOWR/ROC0h
4DSI_FPD3_ERRR/ROC0hDSI 至 FPD-Link III 缓冲区错误
该标志表示 DSI 协议逻辑和 FPD-Link III 发送器之间发生了缓冲区溢出。该标志将在读取时被清除。
3DSI_CMD_OVERR/ROC0hDSI 命令 FIFO 溢出
如果 DSI 命令 FIFO 溢出,该位将被设置。该标志将在读取时被清除。因为没有实现命令模式,故不支持这一点。
2DSI_EOT_ERRR/ROC0h检测到 DSI EOT 错误
如果位置该位,则在没有 EOT 数据包的情况下检测到 DSI 传输结束 (EOT)。 该位只会在 DSI_NO_EOTPKT 设置为 0 时设置。该标志将在读取时被清除。
1DSI_READ_WOUT_BTAR/ROC0hDSI 读取而无总线转弯 (BTA)
如果设置该位,则检测到 DSI 读取,但没有总线转弯。该标志将在读取时被清除。因为没有实现命令模式,故不支持这一点。
0DSI_ERROR_DETR/ROC0h检测到 DSI 错误
如果设置了该位,则检测到一个或多个 DSI 错误。可导致 DSI 错误的错误条件是通过 DSI_ERR_CFG_0/1 寄存器配置的。该标志将在读取时被清除。DSI 错误事件的数量可以从 DSI_ERR_COUNT 寄存器中读取。

8.6.2.21 DSI_ERR_COUNT 寄存器(偏移 = 0x29)[复位 = 0h]

Topic Link Label8.6.2.21 中描述了 DSI_ERR_COUNT 。

返回到汇总表

表 8-167 DSI_ERR_COUNT 寄存器字段说明
字段 类型 复位 说明
7-0 DSI_ERROR_COUNT R/W/RC 0h DSI 错误计数
该寄存器会报告已检测到的 DSI 错误数。该值将在读取时被清除。DSI 错误计数器仅用于诊断目的,可能不是对检测到的错误数量的准确计数。为了准确读取错误计数,请在读取计数器之前通过清除 DSI_ERR_CFG_0/1 寄存器来禁用错误计数。

8.6.2.22 DSI_VC_DTYPE 寄存器(偏移 = 0x2A)[复位 = 0h]

表 8-168 中描述了 DSI_VC_DTYPE 。

返回到汇总表

表 8-168 DSI_VC_DTYPE 寄存器字段说明
字段类型复位说明
7-6DSI_VCR0hDSI 虚拟通道 ID
该字段返回最近接收到的像素流数据包的虚拟通道 ID。每当检测到 DTYPE 的低 4 位在 0xB 到 0xE 范围内的数据包头时, DSI 协议逻辑就会更新该字段。
5-0DSI_DTYPER0hDSI 数据类型
该字段返回最近接收到的像素流数据包的数据类型。每当检测到 DTYPE 的低 4 位在 0xB 到 0xE 范围内的数据包头时, DSI 协议逻辑就会更新该字段。

8.6.2.23 DSI_ERR_RPT_0 寄存器(偏移 = 0x2B)[复位 = 0h]

表 8-169 中描述了 DSI_ERR_RPT_0 。

返回到汇总表

表 8-169 DSI_ERR_RPT_0 寄存器字段说明
字段类型复位说明
7DSI_PROT_ERRR0hdsi_err 状态下的 DSI 协议错误
6保留R0h保留
5DSI_INV_LEN_ERRR0hdsi_err 状态下的无效长度错误
4DSI_INV_VC_ERRR0hdsi_err 状态下的无效 VC 错误
3DSI_INV_DT_ERRR0hdsi_err 状态下的无效 DT 错误
2DSI_CHKSUM_ERRR0hdsi_err 状态下的 16 位 CRC 校验和错误
1DSI_ECC_MULTI_ERRR0hdsi_err 状态下的多位 ECC 错误
0DSI_ECC_SINGLE_ERRR0hdsi_err 状态下的 Single-bit ECC 错误

8.6.2.24 DSI_ERR_RPT_1 寄存器(偏移 = 0x2C)[复位 = 0h]

表 8-170 中描述了 DSI_ERR_RPT_1 。

返回到汇总表

表 8-170 DSI_ERR_RPT_1 寄存器字段说明
字段类型复位说明
7保留R0h保留
6DSI_CTRL_ERRR0hdsi_err 状态下的 EOT 同步错误
5DSI_HSRX_TO_ERRR0hdsi_err 状态下的 HS 接收超时错误
4DSI_LP_SYNC_ERRR0hdsi_err 状态下的 LP 同步错误
3DSI_ESC_ENTRY_ERRR0hdsi_err 状态下的 escape Entry 错误
2DSI_EOT_SYNC_ERRR0hdsi_err 状态下的 EOT 同步错误
1DSI_SOT_SYNC_ERRR0hdsi_err 状态下的 SOT 同步错误
0DSI_SOT_ERRR0hdsi_err 状态下的 SOT 错误

8.6.2.25 DSI_ERR_RPT_2 寄存器(偏移 = 0x2D)[复位 = 0h]

表 8-171 中描述了 DSI_ERR_RPT_2 。

返回到汇总表

表 8-171 DSI_ERR_RPT_2 寄存器字段说明
字段类型复位说明
7-3保留R0h保留
2CMD_FIFO_
OVERFLOW_ERR
R0h命令 FIFO 溢出错误
1EOT_WITHOUT_
EOT_PKT_ERR
R0hEOT,无 EOT 数据包错误
0READ_WITHOUT_
BTA_ERR
R0h读取,无位转弯错误

8.6.2.26 DSI_HSW_CFG_HI 寄存器(偏移 = 0x30)[复位 = 0h]

表 8-172 中描述了 DSI_HSW_CFG_HI 。

返回到汇总表

表 8-172 DSI_HSW_CFG_HI 寄存器字段说明
字段类型复位说明
7-2保留R0h保留
1-0DSI_HSYNC_WIDTH_HIR/W0hHsync 脉冲宽度
启用 DSI 同步事件时 (DSI_CONFIG_0:DSI_SYNC_PULSES = 0),该字段会配置生成的 Hsync 脉冲的宽度,单位为像素时钟。此寄存器包含 DSI_HSYNC_WIDTH 的第 9:8 位

8.6.2.27 DSI_HSW_CFG_LO 寄存器(偏移 = 0x31)[复位 = 20h]

表 8-173 中描述了 DSI_HSW_CFG_LO 。

返回到汇总表

表 8-173 DSI_HSW_CFG_LO 寄存器字段说明
字段类型复位说明
7-0DSI_HSYNC_WIDTH_LOR/W20hHsync 脉冲宽度
启用 DSI 同步事件时 (DSI_CONFIG_0:DSI_SYNC_PULSES = 0),该字段会配置生成的 Hsync 脉冲的宽度,单位为像素时钟。此寄存器包含 DSI_HSYNC_WIDTH 的第 7:0 位

8.6.2.28 DSI_VSW_CFG_HI 寄存器(偏移 = 0x32)[复位 = 0h]

表 8-174 中描述了 DSI_VSW_CFG_HI 。

返回到汇总表

表 8-174 DSI_VSW_CFG_HI 寄存器字段说明
字段类型复位说明
7-2保留R0h保留
1-0DSI_VSYNC_WIDTH_HIR/W0hVsync 脉冲宽度
启用 DSI 同步事件时 (DSI_CONFIG_0:DSI_SYNC_PULSES = 0),该字段会配置生成的 Vsync 脉冲的宽度,单位为行(即 Hsync 脉冲数)。此寄存器包含 DSI_VSYNC_WIDTH 的第 9:8 位

8.6.2.29 DSI_VSW_CFG_LO 寄存器(偏移 = 0x33)[复位 = 4h]

表 8-175 中描述了 DSI_VSW_CFG_LO 。

返回到汇总表

表 8-175 DSI_VSW_CFG_LO 寄存器字段说明
字段类型复位说明
7-0DSI_VSYNC_WIDTH_LOR/W4hVsync 脉冲宽度
启用 DSI 同步事件时 (DSI_CONFIG_0:DSI_SYNC_PULSES = 0),该字段会配置生成的 Vsync 脉冲的宽度,单位为行(即 Hsync 脉冲数)。此寄存器包含 DSI_VSYNC_WIDTH 的第 7:0 位

8.6.2.30 DSI_SYNC_DLY_CFG_HI 寄存器(偏移 = 0x34)[复位 = 0h]

表 8-176 中描述了 DSI_SYNC_DLY_CFG_HI 。

返回到汇总表

表 8-176 DSI_SYNC_DLY_CFG_HI 寄存器字段说明
字段类型复位说明
7-2保留R0h保留
1-0DSI_SYNC_DELAY_HIR/W0h同步延时
此 10 位字段用于配置延迟(以像素时钟为单位),从 DSI 协议逻辑中的 Hsync 或 Vsync 检测到 DSI 至 FPD-Link III FIFO 的输出,并因此设置域之间的 FIFO 的深度。
该寄存器包含 DSI_SYNC_DELAY 的第 9:8 位。DSI_SYNC_DELAY 的最大值为 766 (0x2FE)

8.6.2.31 DSI_SYNC_DLY_CFG_LO 寄存器(偏移 = 0x35)[复位 = 20h]

表 8-177 中描述了 DSI_SYNC_DLY_CFG_LO 。

返回到汇总表

表 8-177 DSI_SYNC_DLY_CFG_LO 寄存器字段说明
字段类型复位说明
7-0DSI_SYNC_DELAY_LOR/W20h同步延时
此 10 位字段用于配置延迟(以像素时钟为单位),从 DSI 协议逻辑中的 Hsync 或 Vsync 检测到 DSI 至 FPD-Link III FIFO 的输出,并因此设置域之间的 FIFO 的深度。
该寄存器包含 DSI_SYNC_DELAY 的第 7:0 位。DSI_SYNC_DELAY 的最大值为 766 (0x2FE)

8.6.2.32 DSI_EN_HSRX 寄存器(偏移 = 0x36)[复位 = 0h]

表 8-178 中描述了 DSI_EN_HSRX 。

返回到汇总表

表 8-178 DSI_EN_HSRX 寄存器字段说明
字段类型复位说明
7保留R0h保留
6EN_HSRX_OVR/W0h覆盖以启用 CSI RX HS 接收器
5保留R/W0h保留
4EN_HSRX_CLK0R/W0hEnable HSRX CLK0
3EN_HSRX_D3R/W0hEnable HSRX D3
2EN_HSRX_D2R/W0hEnable HSRX D2
1EN_HSRX_D1R/W0h启用 HSRX D1
0EN_HSRX_D0R/W0hEnable HSRX D0

8.6.2.33 DSI_EN_LPRX 寄存器(偏移 = 0x37)[复位 = 0h]

DSI_EN_LPRX 在表 8-179 中描述了 DSI_EN_LPRX 。

返回到汇总表

表 8-179 DSI_EN_LPRX 寄存器字段说明
字段类型复位说明
7保留R0h保留
6EN_LPRX_OVR/W0h覆盖 CSI LP 接收器
5保留R0h保留
4EN_LPRX_CLK0R/W0h启用 CLK0 的 LP 接收器
3EN_LPRX_D3R/W0h启用 D3 的 LP 接收器
2EN_LPRX_D2R/W0h启用 D2 的 LP 接收器
1EN_LPRX_D1R/W0h启用 D1 的 LP 接收器
0EN_LPRX_D0R/W0h启用 D0 的 LP 接收器

8.6.2.34 DSI_EN_RXTERM 寄存器(偏移 = 0x38)[复位 = 0h]

表 8-180 中描述了 DSI_EN_RXTERM 。

返回到汇总表

表 8-180 DSI_EN_RXTERM 寄存器字段说明
字段类型复位说明
7保留R0h保留
6EN_RXTERM_OVR/W0h覆盖 CSI RX HS 端接
5保留R0h保留
4EN_RXTERM_CLK0R/W0h启用 CSI CLK0 的 RX 终端
3EN_RXTERM_D3R/W0h启用 CSI D3 的 RX 终端
2EN_RXTERM_D2R/W0h启用 CSI D2 的 RX 终端
1EN_RXTERM_D1R/W0h启用 CSI D1 的 RX 终端
0EN_RXTERM_D0R/W0h启用 CSI D1 的 RX 终端

8.6.2.35 DSI_PCLK_DIV_M 寄存器(偏移 = 0x3A)[复位 = X]

表 8-181 中描述了 DSI_PCLK_DIV_M 。

返回到汇总表

表 8-181 DSI_PCLK_DIV_M 寄存器字段说明
字段类型复位说明
7EN_PCLK_DIV_OVR/W0h启用对 DSI PCLK M/N 分频器的覆盖
当设置为 1 时,DSI_DIV_M 和 DSI_DIV_N 寄存器值将用于 M/N 分频器,以便从 DSI 时钟生成像素时钟。
6-5保留R0h保留
4-0DSI_DIV_MR/WXDSI Pclk 分频器 M 值 该寄存器控制 M/N 分频器(用于从 DSI 输入时钟生成像素时钟)的 M 设置。通常,该值基于 DSI 通道数、每个像素的字节数和 DSI 输入模式(单对双)。
如果 EN_PCLK_DIV_OV 设置为 0,则该寄存器返回自动确定的 M/N 分频器的 M 设置。
如果 EN_PCLK_DIV_OV 设置为 1,则该寄存器值用作 M/N 分频器的 M 设置。

8.6.2.36 DSI_PCLK_DIV_N 寄存器(偏移 = 0x3B)[复位 = X]

表 8-182 中描述了 DSI_PCLK_DIV_N 。

返回到汇总表

表 8-182 DSI_PCLK_DIV_N 寄存器字段说明
字段类型复位说明
7-0DSI_DIV_NR/WXDSI Pclk 分频器 N 值
该寄存器控制 M/N 分频器(用于从 DSI 输入时钟生成像素时钟)的 N 设置。通常,M/N 设置基于 DSI 通道数、每个像素的字节数和 DSI 输入模式(单对双)。如果 EN_PCLK_DIV_OV 设置为 1,则使用 DSI_DIV_M 和 DSI_DIV_N 值。
如果 EN_PCLK_DIV_OV 设置为 0,则该寄存器返回自动确定的 M/N 分频器的 M 设置。
如果 EN_PCLK_DIV_OV 设置为 1,则该寄存器值用作 M/N 分频器的 M 设置。