DS90UH941AS-Q1 具有两个独立的符合 MIPI D-PHY v1.2 / DSI v1.3.1 标准的输入端口。通过 BRIDGE_CTL 寄存器中的 DSI_PORT_SEL 位选择 DSI 输入端口。每个端口都允许 1、2-、3 或 4 通道运行。两个端口的通道数由 BRIDGE_CTL 寄存器中的 DSI_LANES 字段控制,并且可在上电时通过对 MODE_SEL0 引脚进行 strap 配置来进行设置。不支持自动通道检测。
使用 DEVICE_CFG 寄存器中的 DSI1_LANE_REVERSE 或 DSI0_LANE_REVERSE 字段,两个 DSI 端口中的每一个都可以在内部独立地反转 DSI 通道顺序:
- DEVICE_CFG:DSI0_LANE_REVERSE = 1:
- DSI0_D3P/N -> 端口 0 通道 0
- DSI0_D2P/N -> 端口 0 通道 1
- DSI0_D1P/N -> 端口 0 通道 2
- DSI0_D0P/N -> 端口 0 通道 3
- DEVICE_CFG:DSI1_LANE_REVERSE = 1:
- DSI1_D3P/N -> 端口 1 通道 0
- DSI1_D2P/N -> 端口 1 通道 1
- DSI1_D1P/N -> 端口 1 通道 2
- DSI1_D0P/N -> 端口 1 通道 3
此外,对于两个 D-PHY 端口中的每一个,DSI 时钟和数据通道极性都可以在内部独立地反转:
- DEVICE_CFG:DSI0_DATA_PN_SWAP = 1:
- DSI0_D3P/N -> DSI0_D3N/P
- DSI0_D2P/N -> DSI0_D2N/P
- DSI0_D1P/N -> DSI0_D1N/P
- DSI0_D0P/N -> DSI0_D0N/P
- DEVICE_CFG:DSI0_CLK_PN_SWAP = 1:
- DSI0_CLKP/N -> DSI0_CLKN/P
- DEVICE_CFG:DSI1_DATA_PN_SWAP = 1:
- DSI1_D3P/N -> DSI1_D3N/P
- DSI1_D2P/N -> DSI1_D2N/P
- DSI1_D1P/N -> DSI1_D1N/P
- DSI1_D0P/N -> DSI1_D0N/P
- DEVICE_CFG:DSI1_CLK_PN_SWAP = 1:
- DSI1_CLKP/N -> DSI1_CLKN/P