홈 데이터 컨버터 아날로그-디지털 컨버터(ADC) 고속 ADC(≥10 MSPS)
홈
데이터 컨버터
아날로그-디지털 컨버터(ADC)
고속 ADC(≥10 MSPS)

ADC12DJ5200RF

활성

듀얼 채널 5.2GSPS 또는 싱글 채널 10.4GSPS를 사용하는 RF 샘플링 12비트 ADC

지금 주문하기
데이터 시트

ADC12DJ5200RF

활성
데이터 시트 지금 주문하기

제품 상세 정보

Sample rate (max) (Msps) 5200, 10400 Resolution (Bits) 12 Number of input channels 1, 2 Interface type JESD204B, JESD204C Analog input BW (MHz) 7900 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.825 Power consumption (typ) (mW) 4000 Architecture Folding Interpolating SNR (dB) 55.6 ENOB (Bits) 8.8 SFDR (dB) 65 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 5200, 10400 Resolution (Bits) 12 Number of input channels 1, 2 Interface type JESD204B, JESD204C Analog input BW (MHz) 7900 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.825 Power consumption (typ) (mW) 4000 Architecture Folding Interpolating SNR (dB) 55.6 ENOB (Bits) 8.8 SFDR (dB) 65 Operating temperature range (°C) -40 to 85 Input buffer Yes
FCCSP (AAV) 144 100 mm² 10 x 10 FCCSP (ZEG) 144 100 mm² 10 x 10
  • ADC core:
    • 12-bit resolution
    • Up to 10.4GSPS in single-channel mode
    • Up to 5.2GSPS in dual-channel mode
  • Performance specifications:
    • Noise floor (–20dBFS, VFS = 1VPP-DIFF):
      • Dual-channel mode: –151.8dBFS/Hz
      • Single-channel mode: –154.4dBFS/Hz
    • ENOB (dual channel, FIN = 2.4GHz): 8.6 Bits
  • Buffered analog inputs with VCMI of 0V:
    • Analog input bandwidth (–3dB): 8GHz
    • Usable input frequency range: > 10GHz
    • Full-scale input voltage (VFS, default): 0.8VPP
  • Noiseless aperture delay (tAD) adjustment:
    • Precise sampling control: 19fs Step
    • Simplifies synchronization and interleaving
    • Temperature and voltage invariant delays
  • Easy-to-use synchronization features:
    • Automatic SYSREF timing calibration
    • Timestamp for sample marking
  • JESD204C serial data interface:
    • Maximum lane rate: 17.16Gbps
    • Support for 64b/66b and 8b/10b encoding
    • 8b/10b modes are JESD204B compatible
  • Optional digital down-converters (DDC):
    • 4x, 8x, 16x and 32x complex decimation
    • Four independent 32-Bit NCOs per DDC
  • Peak RF Input Power (Diff): +26.5dBm (+ 27.5dBFS, 560x fullscale power)
  • Programmable FIR filter for equalization
  • Power consumption: 4W
  • Power supplies: 1.1V, 1.9V
  • ADC core:
    • 12-bit resolution
    • Up to 10.4GSPS in single-channel mode
    • Up to 5.2GSPS in dual-channel mode
  • Performance specifications:
    • Noise floor (–20dBFS, VFS = 1VPP-DIFF):
      • Dual-channel mode: –151.8dBFS/Hz
      • Single-channel mode: –154.4dBFS/Hz
    • ENOB (dual channel, FIN = 2.4GHz): 8.6 Bits
  • Buffered analog inputs with VCMI of 0V:
    • Analog input bandwidth (–3dB): 8GHz
    • Usable input frequency range: > 10GHz
    • Full-scale input voltage (VFS, default): 0.8VPP
  • Noiseless aperture delay (tAD) adjustment:
    • Precise sampling control: 19fs Step
    • Simplifies synchronization and interleaving
    • Temperature and voltage invariant delays
  • Easy-to-use synchronization features:
    • Automatic SYSREF timing calibration
    • Timestamp for sample marking
  • JESD204C serial data interface:
    • Maximum lane rate: 17.16Gbps
    • Support for 64b/66b and 8b/10b encoding
    • 8b/10b modes are JESD204B compatible
  • Optional digital down-converters (DDC):
    • 4x, 8x, 16x and 32x complex decimation
    • Four independent 32-Bit NCOs per DDC
  • Peak RF Input Power (Diff): +26.5dBm (+ 27.5dBFS, 560x fullscale power)
  • Programmable FIR filter for equalization
  • Power consumption: 4W
  • Power supplies: 1.1V, 1.9V

The ADC12DJ5200RF device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10GHz. ADC12DJ5200RF can be configured as a dual-channel, 5.2GSPS ADC or single-channel, 10.4GSPS ADC. Support of a useable input frequency range of up to 10GHz enables direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.

The ADC12DJ5200RF uses a high-speed JESD204C output interface with up to 16 serialized lanes supporting up to 17.16Gbps line rate. Deterministic latency and multi-device synchronization is supported through JESD204C subclass-1. The JESD204C interface can be configured to trade-off line rate and number of lanes. Both 8b/10b and 64b/66b data encoding schemes are supported. 64b/66b encoding supports forward error correction (FEC) for improved bit error rates. The interface is backwards compatible with JESD204B receivers.

Innovative synchronization features, including noiseless aperture delay adjustment and SYSREF windowing, simplify system design for multi-channel applications. Optional digital down converters (DDCs) are available to provide digital conversion to baseband and to reduce the interface rate. A programmable FIR filter allows on-chip equalization.

The ADC12DJ5200RF device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10GHz. ADC12DJ5200RF can be configured as a dual-channel, 5.2GSPS ADC or single-channel, 10.4GSPS ADC. Support of a useable input frequency range of up to 10GHz enables direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.

The ADC12DJ5200RF uses a high-speed JESD204C output interface with up to 16 serialized lanes supporting up to 17.16Gbps line rate. Deterministic latency and multi-device synchronization is supported through JESD204C subclass-1. The JESD204C interface can be configured to trade-off line rate and number of lanes. Both 8b/10b and 64b/66b data encoding schemes are supported. 64b/66b encoding supports forward error correction (FEC) for improved bit error rates. The interface is backwards compatible with JESD204B receivers.

Innovative synchronization features, including noiseless aperture delay adjustment and SYSREF windowing, simplify system design for multi-channel applications. Optional digital down converters (DDCs) are available to provide digital conversion to baseband and to reduce the interface rate. A programmable FIR filter allows on-chip equalization.
filter 기타 고속 ADC(≥10 MSPS) 찾기
다운로드 스크립트와 함께 비디오 보기 비디오

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치보다 업그레이드된 기능을 지원하는 드롭인 대체품
ADC12DJ5200-EP 활성 듀얼 채널 5.2GSPS 또는 싱글 채널 10.4GSPS를 사용하는 향상된 제품 12비트 ADC ADC12DJ5200-EP extends the temperature range and has further controls in place for single-site production, testing and assembly.
ADC12DJ5200-SP 활성 RHA(방사능 손상 방지 보증), 300krad, 12비트, 듀얼 5.2 GSPS 또는 싱글 10.4 GSPS ADC ADC12DJ5200-SP has qualification and screening completed similar to QML Y.
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀
ADC08DJ5200RF 활성 듀얼 채널 5.2GSPS 또는 싱글 채널 10.4GSPS를 사용하는 RF 샘플링 8비트 ADC ADC08DJ5200RF offers lower resolution and no DDC.
ADC12DJ4000RF 활성 4GSPS 듀얼 채널 또는 8GSPS 싱글 채널을 지원하는 RF 샘플링 12비트 ADC ADC12DJ4000RF offers lower power with the same features.

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
14개 모두 보기
상위 문서 유형 직함 형식 옵션 날짜
* Data sheet ADC12DJ5200RF 10.4GSPS Single-Channel or 5.2GSPS Dual-Channel, 12-bit, RF-Sampling Analog-to-Digital Converter (ADC) datasheet (Rev. G) PDF | HTML 2025/04/08
Application note Proper High-Speed A/D Converter Passband Flatness Revealed: Part 1 (Rev. A) PDF | HTML 2025/11/20
Application note Proper High-Speed Converter Pass-Band Flatness Revealed: Part 2 PDF | HTML 2025/11/18
Application note Unraveling the Full-Scale Mysteries of Your RF Converter’s Analog Inputs (Rev. A) PDF | HTML 2025/04/28
Application note Comparing Active vs. Passive High-Speed/RF A/D Converter Front Ends PDF | HTML 2025/03/28
Application note Evaluating High-Speed, RF ADC Converter Front-end Architectures PDF | HTML 2025/03/26
Application note Coherently Sampling in High-Speed Data-Converter Testing PDF | HTML 2025/02/27
Application note The 3rd dB: Why a Lossy Attenuation Network Pad Works Well With RF ADCs PDF | HTML 2025/02/19
Application note Improve SFDR Using Calibration in High-Speed ADCs PDF | HTML 2023/06/19
Third party document JESD204C Intel® FPGA IP and TI ADC12DJ5200RF Interoperability Report for Intel® Stratix® 10 Devices 2021/07/22
Analog Design Journal Clutter‐free power supplies for RF converters in radar applications (Part 1)  2021/03/18
Application note Impact of PLL Jitter to GSPS ADC's SNR and Performance Optimization 2020/11/11
Application note Powering Sensitive Noise ADC Designs with the TPS62913 Low-Noise Buck Converter PDF | HTML 2020/09/30
Technical article So, what are S-parameters anyway? PDF | HTML 2019/05/23

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

ADC12DJ5200RFEVM — ADC12DJ5200RF - RF 샘플링 12비트 듀얼 5.2GSPS 또는 싱글 10.4GSPS ADC 평가 모듈

ADC12DJ5200RF EVM(평가 모듈)은 고속 ADC(아날로그-디지털 컨버터)인 ADC12DJ5200RF 제품군을 평가하기 위해 설계되었습니다. 이 EVM에는 JESD204B 인터페이스를 지원하는 12비트, 듀얼 채널 5.2GSPS 또는 싱글 채널 10.4GSPS ADC인 ADC12DJ5200RF가 장착되어 있어 제품군의 모든 해상도 및 샘플 레이트 장치를 평가할 수 있습니다.
사용 설명서: PDF | HTML
View Options
평가 보드

TRF1208-ADC12DJ5200RFEVM — ADC12DJ5200RF을 갖춘 고속 RF 샘플링 완전 차동 증폭기용 TRF1208 평가 모듈

TRF1208-ADC12DJ5200RF 평가 모듈(EVM)은 고속 ADC(아날로그-디지털 컨버터) ADC12DJ5200RF 제품군을 평가하기 위해 설계되었습니다. 이 EVM에는 JESD204B 인터페이스를 지원하는 12비트, 듀얼 채널 5.2GSPS 또는 싱글 채널 10.4GSPS ADC인 ADC12DJ5200RF가 장착되어 있어 제품군의 모든 해상도 및 샘플 레이트 장치를 평가할 수 있습니다.
사용 설명서: PDF | HTML
TI.com에서 구매할 수 없음
평가 보드

ANNAP-3P-WWDM60 — Annapolis Microsystems 4채널 ADC, 2채널 DAC FPGA 메자닌 카드, 최고 10GSPS

This high performance WILD FMC+ DM60 ADC & DAC has two input bandwidth options, internal sample clock options and internal 10MHz reference clock options. The WWDM60 has a choice of speed grades that utilize the ADC12DJ2700, ADC12DJ3200 and ADC12DJ5200RF up to 10GSPS. It allows for ADC and DAC (...)
발송: Annapolis Micro Systems
파트너 사이트 방문
펌웨어

SLWC120 — TSW14J57 ADC12DJ5200RF Reference Design Firmware

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드
펌웨어

TI204C-IP — Request for JESD204 rapid design IP

The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
요청
평가 모듈(EVM)용 GUI

DATACONVERTERPRO-SW — High Speed Data Converter Pro GUI Installer, v5.31

This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드
시뮬레이션 모델

ADC12DJ5200RF IBIS and IBIS-AMI Model (Rev. A)

SLVMD65A.ZIP (49879 KB) - IBIS-AMI Model
다운로드
시뮬레이션 모델

ADC12DJ5200RF S-Parameter Model

SLVMDX5.ZIP (1563 KB) - S-Parameter Model
다운로드
계산 툴

ADC12DJ5200RF-CALC — ADC12DJ5200RF input network full-scale calculation tool.

Calculation tool referenced in application note SLVAFZ7.
지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드
계산 툴

ADC12DJ5200RF-HSACCURACY-CALC — Accuracy calculation for ADC12DJ5200RF with amplifier input

DC accuracy calculator which accounts for ADC and amplifier noise and imperfections.
지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드
계산 툴

FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator

This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.

In the concept phase, a frequency-planning tool enables fine tuning of (...)

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드
설계 툴

SLVRBH0 — ADC12DJ5200RF-EVM Assembly Package

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드
회로도

ADC12DJ5200RFEVM Design Files (Rev. B)

SLVC778B.ZIP (13823 KB)
다운로드
시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
요청
레퍼런스 디자인

TIDA-01027 — 12.8GSPS 데이터 수집 시스템의 성능을 극대화하는 저잡음 전원 공급 장치 레퍼런스 설계

이 레퍼런스 설계는 12.8GSPS 이상을 지원하는 초고속 DAQ(데이터 수집) 시스템을 위한 효율적인 저잡음 5레일 전원 공급 장치 설계를 보여줍니다. 전원 공급 장치 DC/DC 컨버터는 입력 전류 리플과 제어 주파수 콘텐츠를 최소화하기 위해 주파수 동기화 및 위상 전환을 거쳤습니다. 고성능 HotRod™ 패키징 기술을 사용하여 모든 잠재적 방사 전자기 간섭(EMI)을 최소화합니다.
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-01028 — 고속 오실로스코프 및 광대역 디지타이저를 위한 12.8GSPS 아날로그 프론트 엔드 레퍼런스 설계

이 레퍼런스 설계는 12.8GSPS 샘플링 속도를 달성하기 위한 인터리브 RF 샘플링 ADC(아날로그-디지털 컨버터)의 실제 예제를 제공합니다. 이를 위해 두 개의 RF 샘플링 ADC를 타임 인터리빙합니다. 인터리빙을 위해서는 ADC 간에 위상 변이가 필요하며, 이 레퍼런스 설계에서는 ADC12DJ3200의 무잡음 개구 지연 조정(tAD Adjust) 기능을 사용하여 이를 수행합니다. 이 기능은 인터리브 ADC의 일반적인 불일치를 최소화하는 데에도 사용됩니다. 즉, SNR, ENOB 및 SFDR 성능을 극대화합니다. 이 레퍼런스 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-010128 — 12비트 디지타이저용 확장 가능한 20.8GSPS 레퍼런스 설계

이 레퍼런스 설계에서는 타임 인터리브 구성에서 RF 샘플링 ADC(아날로그-디지털 컨버터)를 사용하는 20.8GSPS 샘플링 시스템에 대해 설명합니다. 타임 인터리브 방법은 샘플 레이트를 높이는 입증된 전통적인 방법이지만, 성능을 달성하기 위해서는 개별 ADC 오프셋, 게인 및 샘플링 시간 불일치를 정합하는 것이 중요합니다. 인터리브의 복잡성은 샘플링 클록이 높을수록 증가합니다. ADC 간의 위상 정합은 더 나은 SFDR 및 ENOB를 달성하는 데 중요한 사양 중 하나입니다. 이 레퍼런스 설계에서는 20.8GSPS 인터리브 (...)
Design guide: PDF
회로도: PDF
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
FCCSP (AAV) 144 Ultra Librarian
FCCSP (ZEG) 144 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상