홈 데이터 컨버터 디지털-아날로그 컨버터(DAC) 고속 DAC(>10 MSPS)
홈
데이터 컨버터
디지털-아날로그 컨버터(DAC)
고속 DAC(>10 MSPS)

DAC38J84

활성

쿼드 채널, 16비트, 2.5GSPC, 1x~16x 보간 디지털-아날로그 컨버터(DAC)

지금 주문하기
데이터 시트

DAC38J84

활성
데이터 시트 지금 주문하기

제품 상세 정보

Resolution (Bits) 16 Number of DAC channels 4 Interface type JESD204B Sample/update rate (Msps) 2500 Features Ultra High Speed Rating Catalog Interpolation 16x, 1x, 2x, 4x, 8x Power consumption (typ) (mW) 1859 SFDR (dB) 81 Architecture Current Source Operating temperature range (°C) -40 to 85 Reference type Int
Resolution (Bits) 16 Number of DAC channels 4 Interface type JESD204B Sample/update rate (Msps) 2500 Features Ultra High Speed Rating Catalog Interpolation 16x, 1x, 2x, 4x, 8x Power consumption (typ) (mW) 1859 SFDR (dB) 81 Architecture Current Source Operating temperature range (°C) -40 to 85 Reference type Int
FCCSP (AAV) 144 100 mm² 10 x 10
  • Resolution: 16-Bit
  • Maximum Sample Rate:
    • DAC37J84: 1.6 GSPS
    • DAC38J84: 2.5 GSPS
  • Maximum Input Data Rate: 1.23GSPS
  • JESD204B Interface
    • 8 JESD204B Serial Input Lanes
    • 12.5 Gbps Maximum Bit Rate per Lane
    • Subclass 1 Multi-DAC Synchronization
  • On-Chip Very Low Jitter PLL
  • Selectable 1x -16x Interpolation
  • Independent Complex Mixers with 48-bit NCO/
    or ±n×Fs/8
  • Wideband Digital Quadrature Modulator Correction
  • Sinx/x Correction Filters
  • Fractional Sample Group Delay Correction
  • Multi-Band Mode: Digital Summation of Independent
    Complex Signals
  • 3/4-Wire Serial Control Bus (SPI):1.5V – 1.8V
  • Integrated Temperature Sensor
  • JTAG Boundary Scan
  • Terminal-Compatible with Dual-Channel DAC37J82/
    DAC38J82 Family
  • Power Dissipation: 1.8W at 2.5GSPS
  • Package: 10x10mm, 144-Ball Flip-Chip BGA
  • Resolution: 16-Bit
  • Maximum Sample Rate:
    • DAC37J84: 1.6 GSPS
    • DAC38J84: 2.5 GSPS
  • Maximum Input Data Rate: 1.23GSPS
  • JESD204B Interface
    • 8 JESD204B Serial Input Lanes
    • 12.5 Gbps Maximum Bit Rate per Lane
    • Subclass 1 Multi-DAC Synchronization
  • On-Chip Very Low Jitter PLL
  • Selectable 1x -16x Interpolation
  • Independent Complex Mixers with 48-bit NCO/
    or ±n×Fs/8
  • Wideband Digital Quadrature Modulator Correction
  • Sinx/x Correction Filters
  • Fractional Sample Group Delay Correction
  • Multi-Band Mode: Digital Summation of Independent
    Complex Signals
  • 3/4-Wire Serial Control Bus (SPI):1.5V – 1.8V
  • Integrated Temperature Sensor
  • JTAG Boundary Scan
  • Terminal-Compatible with Dual-Channel DAC37J82/
    DAC38J82 Family
  • Power Dissipation: 1.8W at 2.5GSPS
  • Package: 10x10mm, 144-Ball Flip-Chip BGA

The terminal-compatible DAC37J84/DAC38J84 family is a low power, 16-bit, quad-channel, 1.6/2.5 GSPS digital to analog converter (DAC) with JESD204B interface.

Digital data is input to the device through 1, 2, 4 or 8 configurable serial JESD204B lanes running up to 12.5 Gbps with on-chip termination and programmable equalization. The interface allows JESD204B Subclass 1 SYSREF based deterministic latency and full synchronization of multiple devices.

The device includes features that simplify the design of complex transmit architectures. Fully bypassable 2x to 16x digital interpolation filters with over 90 dB of stop-band attenuation simplify the data interface and reconstruction filters. An on-chip 48-bit Numerically Controlled Oscillator (NCO) and independent complex mixers allow flexible and accurate carrier placement.

A high-performance low jitter PLL simplifies clocking of the device without significant impact on the dynamic range. The digital Quadrature Modulator Correction (QMC) and Group Delay Correction (QDC) enable complete IQ compensation for gain, offset, phase, and group delay between channels in direct up-conversion applications. A programmable Power Amplifier (PA) protection mechanism is available to provide PA protection in cases when the abnormal power behavior of the input data is detected.

The terminal-compatible DAC37J84/DAC38J84 family is a low power, 16-bit, quad-channel, 1.6/2.5 GSPS digital to analog converter (DAC) with JESD204B interface.

Digital data is input to the device through 1, 2, 4 or 8 configurable serial JESD204B lanes running up to 12.5 Gbps with on-chip termination and programmable equalization. The interface allows JESD204B Subclass 1 SYSREF based deterministic latency and full synchronization of multiple devices.

The device includes features that simplify the design of complex transmit architectures. Fully bypassable 2x to 16x digital interpolation filters with over 90 dB of stop-band attenuation simplify the data interface and reconstruction filters. An on-chip 48-bit Numerically Controlled Oscillator (NCO) and independent complex mixers allow flexible and accurate carrier placement.

A high-performance low jitter PLL simplifies clocking of the device without significant impact on the dynamic range. The digital Quadrature Modulator Correction (QMC) and Group Delay Correction (QDC) enable complete IQ compensation for gain, offset, phase, and group delay between channels in direct up-conversion applications. A programmable Power Amplifier (PA) protection mechanism is available to provide PA protection in cases when the abnormal power behavior of the input data is detected.
filter 기타 고속 DAC(>10 MSPS) 찾기
다운로드 스크립트와 함께 비디오 보기 비디오

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
16개 모두 보기
상위 문서 유형 직함 형식 옵션 날짜
* Data sheet Quad-Channel, 16-Bit, 1.6/2.5 GSPS, Digital-to-Analog Converters datasheet (Rev. B) 2014/03/24
Application note DAC3xJ8x Device Initialization and SYSREF Configuration 2017/09/27
User guide TSW14J10 FMC-USB Interposer Card User's Guide (Rev. B) 2016/09/28
Design guide Wideband Receiver With 66AK2L06 JESD204B Attach to ADC32RF80 Reference Design 2016/09/23
Application note 66AK2L06 JESD Attach to ADC12J4000/DAC38J84 Getting Started Guide (Rev. B) 2016/06/20
User guide TSW14J50 User's Guide (Rev. A) 2016/04/25
User guide TSW14J56 JESD204B High-Speed Data Capture/ Pattern Generator Card User's Guide (Rev. C) PDF | HTML 2016/01/11
Technical article RF sampling: clocking is the key every time PDF | HTML 2015/12/11
Technical article Are 66AK2L06 SoCs an answer to miniaturization of test and measurement equipment? PDF | HTML 2015/12/02
Design guide 66AK2L06 JESD Attach to ADC12J4000 / DAC38J84 Design Guide (Rev. A) 2015/10/22
Application note System solution for avionics & defense 2015/09/23
Technical article RF sampling: digital mixers make mixing fun PDF | HTML 2015/09/17
White paper Ready to make the jump to JESD204B? White Paper (Rev. B) 2015/03/19
EVM User's guide Altera JESD204B IP Core and TI DAC37J84 Hardware Checkout Report (Rev. A) 2014/09/15
Design guide Analog Interfacing Networks for DAC348x and Modulators (TIDA-00077) (Rev. A) 2013/08/14
Application note High Speed, Digital-to-Analog Converters Basics (Rev. A) 2012/10/23

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

DAC38J84EVM — DAC38J84 쿼드 채널, 16비트, 2.5GSPS, 1x-16x 보간 DAC 평가 모듈

 The DAC3XJ8XEVM is an evaluation module (EVM) designed to evaluate the DAC3XJ8X family of high-speed, JESD204B interface DACs (DAC37J82, DAC37J84, DAC38J82, DAC38J84). The EVM includes an onboard clocking solution (LMK04828), transformer coupled outputs, full power solution, and easy-to-use (...)

사용 설명서: PDF
TI.com에서 구매할 수 없음
펌웨어

SLAC690 — TSW14J10EVM Xilinx Firmware Source

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드
펌웨어

TI204C-IP — Request for JESD204 rapid design IP

The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
요청
평가 모듈(EVM)용 GUI

DATACONVERTERPRO-SW — High Speed Data Converter Pro GUI Installer, v5.31

This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드
평가 모듈(EVM)용 GUI

SLAC644 — DAC3XJ8XEVM Software

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드
평가 모듈(EVM)용 GUI

SLAC661 — TSW3xJ8xEVM Software

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드
시뮬레이션 모델

DAC38J84 IBIS Model

SLAM197.ZIP (50 KB) - IBIS Model
다운로드
시뮬레이션 모델

DAC38RF8x IBIS-AMI Model (Rev. A)

SLAM343A.ZIP (24658 KB) - IBIS-AMI Model
다운로드
시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
요청
레퍼런스 디자인

TIDA-00684 — 광대역 임의 파형 제너레이터 레퍼런스 디자인: DC 또는 AC 결합, 고전압 출력

TIDA-00684 레퍼런스 설계에서 쿼드 채널 TSW3080 평가 모듈(EVM)은 DAC38J84와 함께 액티브 증폭기 인터페이스를 사용하여 임의 파형 제너레이터 프런트엔드를 시연하는 방법을 보여주기 위해 개발되었습니다. DAC38J84는 해상도가 16비트이고 최대 업데이트 속도가 2.5GSPS인 4개의 DAC 채널을 제공합니다. THS3217은 광대역 차동-싱글 엔디드 출력을 제공합니다. THS3095는 최대 26VP-P의 높은 동적 범위 출력을 제공합니다. LMH5401은 광대역 차동 출력을 제공합니다. 이러한 모든 경로는 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDEP0081 — ADC32RF80에 66AK2L06 JESD204B 연결을 사용하여 광대역 리시버 설계 레퍼런스 디자인

현재 고속 데이터 컨버터를 베이스밴드 프로세서에 연결하기 위해 FPGA 또는 ASIC를 사용하는 광대역 리시버 시스템 개발자는 성능 향상과 비용, 전력, 크기의 대폭적인 감소를 통해 시장 출시 시간을 단축해야 합니다. 이 레퍼런스 설계에는 JESD204B 인터페이스 및 디지털 프론트 엔드 프로세싱(DFE)을 통합한 업계 최초의 광범위한 프로세서가 포함되어 있습니다. ADC32RF80을 DAC38J84에 연결하면 항공 및 방위, 테스트 및 측정, 산업용 애플리케이션을 위한 효율적인 솔루션을 제공합니다.
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDEP0060 — DSP+ARM SoC를 사용하여 최적화된 레이더 시스템 레퍼런스 디자인

현재 FPGA 또는 ASIC를 사용하여 고속 데이터 컨버터에 연결하는 최신 레이더 시스템 개발자는 성능 향상과 비용, 전력 및 크기의 획기적인 축소를 통해 시장 출시 시간을 단축해야 합니다. 이러한 개발자를 위한 이 레퍼런스 설계에는 JESD204B 인터페이스와 DFE(디지털 프론트 엔드) 처리를 통합하는 업계 최초의 광범위한 프로세서가 포함되어 있습니다. ADC14X250 및 DAC38J84에 연결하면 레이더, 전자전, 컴퓨팅 플랫폼 및 트랜스폰더와 같은 항공 및 방위 애플리케이션을 위한 효율적인 솔루션이 제공됩니다.
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDEP0034 — 광대역 ADC 및 DAC에 JESD204B가 연결된 66AK2L06 DSP+ARM 프로세서

For developers currently using an FPGA or ASIC to connect to high speed data converters who need faster time to market with increased performance and significant reduction in cost, power, and size this reference design includes the first widely available processor integrating a JESD204B interface (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-00996 — 동기화된 멀티 트랜스미터 레퍼런스 디자인: 여러 DAC의 시간 정렬 방법

최신 모바일 통신 시스템의 범위, 데이터 전송률 및 안정성을 더 높이기 위해 시스템 설계자들은 공간적 다양성과 공간 멀티플렉싱의 조합을 달성하기 위해 다중 안테나 트랜스미터 시스템에 더욱 중점을 두고 있습니다. 이러한 구현은 경로 손실과 전송 매체의 다중 경로 효과를 추가적으로 보상할 수 있습니다. 또한 이러한 구현은 잠재적으로 범위와 데이터 전송률을 높이고 안정성을 향상시킬 수 있습니다. 또한 빔 형성 기법이 있는 다중 안테나 시스템을 사용하면 트랜스미터 에너지를 더 잘 집중시킬 수 있으며, 시스템은 트랜스미터 범위를 늘리면서 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-00409 — 1GHz 대역폭 듀얼 채널 트랜스미터(최대 4GHz) 레퍼런스 디자인

The TSW38J84 EVM reference design provides a platform to demonstrate a wideband dual transmit solution that incorporates an integrated LO.  The reference design utilizes the 2.5 GSPS DAC38J84 device with the high performance modulators: TRF3722 (including integrated PLL/VCO) and TRF3705. The (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-00335 — 고대역폭, 고주파수 트랜스미터 레퍼런스 디자인

This design illustrates the circuit modifications required to support high bandwidth and  high frequency applications using current source DACs like the  DAC38J84 with the TRF3704 modulator.  The TRF3704 is a 6 GHz modulator capable of supporting wide BB bandwidths.  The (...)
Design guide: PDF
회로도: PDF
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
FCCSP (AAV) 144 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상