드라이버 또는 라이브러리
AFE79XX-HSC-DESIGN — AFE79xx family high-speed transceiver design & support files
Find detailed product information on the AFE79xx product family (datasheets, EVM resources, software and firmware, reference designs, etc)
데이터 시트
AFE7900
- Request full data sheet
- Quad RF sampling 12-GSPS transmit DACs
- Quad RF sampling 3-GSPS receive ADCs
- Dual RF sampling 3-GSPS feedback (auxilliary RX) ADCs
- Maximum RF signal bandwidth:
- 4TX or 2FB: 1200 MHz or 2TX: 2400 MHz
- RX): 1200 MHz (no FB), 600 MHz (with FB)
- RF frequency range:
- TX: 5MHz - 7.4GHz
- RX/FB: 5MHz - 7.4GHz
- Digital step attenuators (DSA):
- TX: 40 dB range, 0.125-dB steps
- RX or FB: 25 dB range, 0.5-dB steps
- Single or dual-band DUC or DDCs for TX and RX
- 16x NCOs per TX or RX and FB
- Optional Internal PLL or VCO for DAC or ADC clocks or external clock at DAC or ADC sample rate
- Sysref Alignment Detector
- SerDes data interface:
- JESD204B and JESD204C compatible
- 8 SerDes transceivers up to 29.5 Gbps
- Subclass 1 multi-device synchronization
- Package: 17-mm × 17-mm FCBGA, 0.8-mm pitch
The AFE7900 is a high performance, wide bandwidth multi-channel transceiver, integrating four RF sampling transmitter chains, four RF sampling receiver chains and two RF sampling feedback chains (six RF sampling ADCs total). With operation up to 7.4 GHz, this device enables direct RF sampling in the L, S and C-band frequency ranges without the need for additional frequency conversions stages. This improvement in density and flexibility enables high-channel-count, multi-mission systems.
The TX signal paths support interpolation and digital up conversion options that deliver up to 1200 MHz of signal bandwidth for four TX or 2400 MHz for two TX. The output of the DUCs drives a 12-GSPS DAC (digital to analog converter) with a mixed mode output option to enhance 2nd Nyquist operation. The DAC output includes a variable gain amplifier (TX DSA) with 40-dB range and 1-dB analog and 0.125-dB digital steps.
Each receiver chain includes a 25-dB range DSA (Digital Step Attenuator), followed by a 3-GSPS ADC (analog-to-digital converter). Each receiver channel has an analog peak power detector and various digital power detectors to assist an external or internal autonomous automatic gain controller, and RF overload detectors for device reliability protection. Flexible decimation options provide optimization of data bandwidth up to 1200 MHz for four RX without FB paths or 600 MHz with two FB paths (1200 MHz BW each).
The device contains a SYSREF timing detector to allow optimization of the SYSREF input timing relative to the device clock.
관심 가지실만한 유사 제품
기술 자료
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
8개 모두 보기 | 상위 문서 | 유형 | 직함 | 형식 옵션 | 날짜 |
|---|---|---|---|---|
| * | Data sheet | AFE7900 4T6R RF Sampling AFE with 12 GSPS DACs and 3 GSPS ADCs datasheet (Rev. B) | PDF | HTML | 2023/06/30 |
| Application note | AFE79xx Bringup Using HDL Module Without Microcontroller | PDF | HTML | 2025/08/14 | |
| Application note | AFE79XX as a Chirp Signal Generator | PDF | HTML | 2024/07/10 | |
| Application note | Debugging AFE7950 for Run Time and Post Bring-Up Failure | PDF | HTML | 2024/06/28 | |
| User guide | AFE79xx SPI Bringup Guide With Xilinx FPGAs (Rev. A) | PDF | HTML | 2024/05/05 | |
| Application note | AFE79xx as Single Chip Wideband Repeater Solution (Rev. A) | PDF | HTML | 2023/05/30 | |
| Application note | Determining Optimal Receive Buffer Delay in JESD204B and JESD204C Receivers | PDF | HTML | 2022/07/07 | |
| Application note | How to Achieve Frequency Hopping with the AFE79xx | 2020/07/02 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
평가 보드
AFE7900EVM — AFE7900 4전송, 6수신, 5MHz~7400MHz RF 샘플링 AFE용 평가 모듈
AFE7900 제품군 평가 모듈(EVM)은 최대 4개의 전송, 4개의 수신 및 2개의 피드백(4T4R+2FB) 채널을 동시에 지원하도록 구성할 수 있는 RF 샘플링 송수신기 플랫폼입니다. EVM는 아래 TI 패턴/캡처 카드 솔루션(별도 판매)뿐만 아니라 많은 FPGA FMC 호환 개발 키트와 상호 작용합니다.
펌웨어
TI204C-IP — Request for JESD204 rapid design IP
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
지원되는 제품 및 하드웨어
평가 모듈(EVM)용 GUI
DATACONVERTERPRO-SW — High Speed Data Converter Pro GUI Installer, v5.31
This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)
지원되는 제품 및 하드웨어
레퍼런스 디자인
TIDA-010230 — 레이더 및 EW 애플리케이션을 위한 멀티 채널 RF 트랜시버, 저잡음 클로킹 레퍼런스 설계
최신 레이더 및 EW(전자전) 시스템에서는 능동 전자 스캔 어레이(AESA) 안테나 시스템이 고속 멀티 채널 RF 트랜시버와 함께 사용되는 경우가 많습니다. 이러한 시스템은 SNR(신호 대 잡음비), SFDR(Spurious-Free Dynamic Range), IMD3 및 ENOB(유효 비트 수)와 같은 최적의 시스템 성능을 달성하기 위해 정확한 채널 대 채널 스큐 조정이 가능한 초저잡음 클로킹이 필요합니다. 이 레퍼런스 설계는 LMX2820 및 LMK04832 기반 저잡음 JESD204B 호환 클록을 입증하며, 최대 X 대역 (...)
Design guide: PDF
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| FCBGA (ABJ) | 400 | Ultra Librarian |
| FCBGA (ALK) | 400 | Ultra Librarian |
주문 및 품질
포함된 정보:
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
포함된 정보:
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.