DAC38RF83
- 14-bit resolution
- Maximum DAC sample rate: 9 GSPS
- Key Specifications:
- RF full-scale output power at 2.1 GHz:
- DAC38RF80/90/84: 0 dBm
- DAC38RF83/93/85: 3 dBm (with 2:1 balun)
- Spectral performance(on-chip PLL, DIFF):
- fDAC = 5898.24 MSPS, fOUT = 2.14 GHz
- WCDMA ACLR: 75 dBc
- WCDMA alt-ACLR: 77 dBc
- fDAC = 8847.36 MSPS, fOUT = 3.7 GHz
- 20 MHz LTE ACLR: 63 dBc
- fDAC = 9 GSPS, fOUT = 1.8 GHz
- IMD3 = 70 dBc (–6 dBFS, 10-MHz tone spacing)
- NSD = –157 dBc/Hz
- fDAC = 5898.24 MSPS, fOUT = 2.14 GHz
- RF full-scale output power at 2.1 GHz:
- Dual-band digital up-converter per DAC
- 6, 8, 10, 12, 16, 18, 20 or 24x interpolation
- 4 Independent NCOs with 48-bit resolution
- JESD204B Interface, subclass 1
- Support for multichip synchronization
- Maximum lane rate: 12.5 Gbps
- Single-ended output with integrated balun (DAC38RF80/90/84) covering 700 MHz to 3800 MHz
- Internal PLL and VCO with bypass
- fC(VCO) = 5.9 or 8.9 GHz
- Power dissipation: 1.4 to 2.2 W/ch
- Power supplies: –1.8 V, 1 V, 1.8 V
- Package: 10 x 10 mm BGA, 0.8 mm pitch, 144-balls
The DAC38RFxx is a family of high-performance, dual/single-channel, 14-bit, 9-GSPS, RF-sampling digital-to-analog converters (DACs) that are capable of synthesizing wideband signals from 0 to 4.5 GHz. A high dynamic range allows the DAC38RFxx family to generate signals for a wide range of applications including 3G/4G signals for wireless base-stations and radar.
The devices feature a low-power JESD204B Interface with up to 8 lanes with a maximum bit rate of 12.5 Gbps allowing an input data rate of 1.25 GSPS complex per channel. The DAC38RFxx provides two digital up-converters per channel, with multiple options for interpolation rates. A digital quadrature modulator with independent, frequency flexible NCOs are available to support multi-band operation. An optional low-jitter PLL/VCO simplifies the DAC sampling clock generation by allowing use of a lower frequency reference clock.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 | |
|---|---|---|---|---|---|---|
| * | 데이터 시트 | DAC38RFxx Dual- or Single-Channel, Single-Ended or Differential Output, 14-Bit, 9-GSPS, RF-Sampling DAC With JESD204B Interface and On-Chip PLL datasheet (Rev. D) | PDF | HTML | 2023. 12. 28 | ||
| 애플리케이션 노트 | Impact of Power-Supply Noise on Phase Noise Performance of RF DACs | 2018. 6. 13 | ||||
| 애플리케이션 노트 | Eye Scan Testing with the DAC38RFxx | 2017. 8. 10 | ||||
| 애플리케이션 노트 | Quick-Start Methods in Simulating the DAC38RF8x Input/Output Buffer Information | 2017. 8. 2 | ||||
| 애플리케이션 노트 | DAC38RF8x Test Modes | 2017. 7. 25 | ||||
| 기술 문서 | Digital signal processing in RF sampling DACs – part 2 | PDF | HTML | 2017. 4. 4 | |||
| 기술 문서 | Digital signal processing in RF sampling DACs - part 1 | PDF | HTML | 2017. 2. 13 | |||
| 애플리케이션 노트 | Digital RF Power Control for Power Amplifer Protection in Wireless Base | 2017. 2. 6 | ||||
| 애플리케이션 노트 | RF Sampling DAC with 800 MHz of IBW LTE | 2016. 10. 28 | ||||
| 설계 가이드 | Efficient Power Supply Scheme for RF-Sampling DAC Reference Design | 2016. 8. 22 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
DAC38RF82EVM — DAC38RF82 듀얼 채널, 14비트, 9GSPS, 1x-24x 보간, 6 & 9GHz PLL DAC 평가 모듈
SLAC771 — Arria10 + DAC38RF82 Design Firmware
SLAC779 — DAC38RF8x KCU105 Firmware
TI204C-IP — Request for JESD204 rapid design IP
JESD204 고속 설계 IP는 FPGA 엔지니어가 JESD204 시스템으로 작동하는 경로를 가속화할 수 있도록 설계 IP는 다운스트림 디지털 처리 및 기타 애플리케이션 로직이 JESD204 프로토콜 대부분의 성능 및 타이밍에 중요한 제약 조건으로부터 격리되는 방식으로 설계되었습니다. IP는 설계자가 펌웨어 개발 시간을 단축하고 FPGA 통합을 쉽게 수행할 수 있도록 지원합니다.
JESD204 고속 설계 IP는 TI 고속 데이터 컨버터와 함께 사용할 수 있도록 로열티 없이 제공됩니다. TI는 특정 FPGA 플랫폼과 TI 데이터 (...)
DATACONVERTERPRO-SW — 고속 데이터 컨버터 프로 GUI 설치 프로그램, v5.31
이 고속 데이터 컨버터 프로 GUI는 대부분의 TI 고속 데이터 컨버터 [ADC(아날로그-디지털 컨버터) 및 DAC(디지털-아날로그 컨버터)] 및 AFE(아날로그 프론트 엔드) 플랫폼을 평가할 수 있도록 설계된 PC(Windows® XP/7/10 호환) 프로그램입니다. 전체 TSW14xxx 시리즈의 데이터 캡처 및 패턴 생성 카드를 지원하도록 설계된 DATACONVERTERPRO-SW는 시간 및 주파수 영역 모두에서 데이터 컨버터를 분석할 수 있는 강력하고 빠른 솔루션과 단일 톤, 멀티톤 및 변조 신호 지원을 제공합니다. 또한 이 (...)
SLAC722 — DAC38RF8x EVM GUI
TIDA-01084 — 연속 파형 위상 정렬 다중 톤 생성기: DC-6GHz RF 샘플링 DAC 레퍼런스 디자인
TIDA-01084 레퍼런스 설계는 RF 샘플링 DAC를 사용하여 연속 위상 정렬 다중 톤 파형을 생성하는 방법을 보여줍니다. 4개의 48비트 독립 NCO를 사용하여 14비트 9GSPS DAC38RF83은 첫 번째 나이퀴스트 영역 내 어디에나 배치된 4개의 CW 톤 또는 두 번째 영역에서 최대 6GHz를 생성할 수 있습니다.
이 레퍼런스 설계에서는 작동 이론, GUI 설명, 외부 패턴 생성기 없이 톤을 생성하도록 NCO를 프로그래밍하는 방법을 다룹니다. 이 설계는 연속 파형 생성을 위한 BOM(재료 사양서)을 크게 간소화하고 (...)
TIDA-01215 — RF 샘플링 DAC에서 스퍼 및 위상 잡음 최적화를 위한 전원 공급 장치 레퍼런스 디자인
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| FCCSP (AAV) | 144 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.