ADC12J4000
- Excellent Noise and Linearity up to and beyond FIN = 3 GHz
- Configurable DDC
- Decimation Factors from 4 to 32 (Complex Baseband Out)
- Usable Output Bandwidth of 800 MHz at
4x Decimation and 4000 MSPS - Usable Output
Bandwidth of 100 MHz at
32x Decimation and 4000 MSPS - Bypass Mode for Full Nyquist Output Bandwidth
- Low Pin-Count JESD204B Subclass 1 Interface
- Automatically Optimized Output Lane Count
- Embedded Low Latency Signal Range Indication
- Low Power Consumption
- Key Specifications:
- Max Sampling Rate: 4000 MSPS
- Min Sampling Rate: 1000 MSPS
- DDC Output Word Size: 15-Bit Complex (30 bits total)
- Bypass Output Word Size: 12-Bit Offset Binary
- Noise Floor: −149 dBFS/Hz or −150.8 dBm/Hz
- IMD3: −64 dBc (FIN = 2140 MHz ± 30 MHz at −13 dBFS)
- FPBW (–3 dB): 3.2 GHz
- Peak NPR: 46 dB
- Supply Voltages: 1.9 V and 1.2 V
- Power
Consumption
- Bypass (4000 MSPS): 2 W
- Decimate by 10 (4000 MSPS): 2 W
- Power Down Mode: <50 mW
The ADC12J4000 device is a wideband sampling and digital tuning device. Texas Instruments’ giga-sample analog-to-digital converter (ADC) technology enables a large block of frequency spectrum to be sampled directly at RF. An integrated DDC (Digital Down Converter) provides digital filtering and down-conversion. The selected frequency block is made available on a JESD204B serial interface. Data is output as baseband 15-bit complex information for ease of downstream processing. Based on the digital down-converter (DDC) decimation and link output rate settings, this data is output on 1 to 5 lanes of the serial interface.
A DDC bypass mode allows the full rate 12-bit raw ADC data to also be output. This mode of operation requires 8 lanes of serial output.
The ADC12J4000 device is available in a 68-pin VQFN package. The device operates over the Industrial (–40°C ≤ TA ≤ 85°C) ambient temperature range.
기술 자료
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ADC12J4000EVM — ADC12J4000 12비트, 4.0GSPS, RF 샘플링 아날로그-디지털 컨버터 평가 모듈
ADC12J4000EVM은 텍사스 인스트루먼트의 ADC12J4000을 평가할 수 있는 EVM(평가 모듈)입니다. ADC12J4000 은 버퍼 아날로그 입력을 지원하는 저전력 12비트, 4 GSPS RF 샘플링 ADC(아날로그-디지털 컨버터) 제품으로, 프로그래밍 가능한 NCO 및 데시메이션 설정(데시메이션 해제 12비트 ADC 출력 포함)과 JESD204B 인터페이스를 제공합니다. EVM에는 광범위한 신호 소스 및 주파수를 수용할 수 있는 변압기 연결 아날로그 입력이 있습니다. LMX2581 클록 신서사이저와 LMK04828 (...)
TI204C-IP — Request for JESD204 rapid design IP
JESD204 고속 설계 IP는 FPGA 엔지니어가 JESD204 시스템으로 작동하는 경로를 가속화할 수 있도록 설계 IP는 다운스트림 디지털 처리 및 기타 애플리케이션 로직이 JESD204 프로토콜 대부분의 성능 및 타이밍에 중요한 제약 조건으로부터 격리되는 방식으로 설계되었습니다. IP는 설계자가 펌웨어 개발 시간을 단축하고 FPGA 통합을 쉽게 수행할 수 있도록 지원합니다.
JESD204 고속 설계 IP는 TI 고속 데이터 컨버터와 함께 사용할 수 있도록 로열티 없이 제공됩니다. TI는 특정 FPGA 플랫폼과 TI 데이터 (...)
DATACONVERTERPRO-SW — 고속 데이터 컨버터 프로 GUI 설치 프로그램, v5.31
이 고속 데이터 컨버터 프로 GUI는 대부분의 TI 고속 데이터 컨버터 [ADC(아날로그-디지털 컨버터) 및 DAC(디지털-아날로그 컨버터)] 및 AFE(아날로그 프론트 엔드) 플랫폼을 평가할 수 있도록 설계된 PC(Windows® XP/7/10 호환) 프로그램입니다. 전체 TSW14xxx 시리즈의 데이터 캡처 및 패턴 생성 카드를 지원하도록 설계된 DATACONVERTERPRO-SW는 시간 및 주파수 영역 모두에서 데이터 컨버터를 분석할 수 있는 강력하고 빠른 솔루션과 단일 톤, 멀티톤 및 변조 신호 지원을 제공합니다. 또한 이 (...)
FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator
이 Excel 계산기는 시스템 설계자가 직접 RF 샘플링 리시버의 설계 및 디버깅을 간소화할 수 있는 방법을 제공합니다. 주파수 계획, 아날로그 필터링 및 데시메이션 필터 스퍼 위치의 세 가지 기능을 제공합니다.
개념 단계에서 주파수 계획 툴을 사용하면 차단 이벤트 중 스퓨리어스 프리 동적 범위(SFDR)를 최적화하기 위해 ADC 샘플링 속도와 입력 주파수 위치를 모두 미세 조정할 수 있습니다. 일부 설계는 두 가지 모두에 유연성을 제공합니다. L-대역 리시버나 무선 인프라 기지국 같이 고정 주파수 대역을 처리하고 샘플링 속도 (...)
TIDA-00359 — GSPS ADC를 위한 클로킹 솔루션 레퍼런스 디자인
Low cost, high performance clocking solution for GSPS data converters. This reference design discusses the use of a TRF3765, a low noise frequency synthesizer, generating the sampling clock for a 4 GSPS analog-to-digital converter (ADC12J4000). Experiments demonstrate data sheet comparable SNR and (...)
TIDA-00431 — 8GHz DC 커플링된 차동 증폭기를 사용하는 RF 샘플링 4GSPS ADC 레퍼런스 디자인
Wideband radio frequency (RF) receivers allow greatly increased flexibility in radio designs. The wide instantaneous bandwidth allows flexible tuning without changing hardware and the ability to capture multiple channels at widely separated frequencies.
This reference design describes a wideband RF (...)
TIDA-00432 — Xilinx 플랫폼을 사용하여 페이즈드 어레이 레이더 시스템을 위한 JESD204B 기가 샘플 ADC 동기화
This system level design shows how two ADC12J4000 evaluation modules (EVMs) can be synchronized together using a Xilinx VC707 platform. The design document describes the required hardware modifications and device configurations, including the clocking scheme. Example configuration files are shown (...)
TIDA-00467 — 여러 JESD204B ADC를 동기화하여 이미터 위치 식별 레퍼런스 디자인
A common technique to estimate the position of emitters uses the amplitude and phase shift data of a signal derived from an array of spatially distributed sensors. For such systems, it is important to guarantee a deterministic phase relationship between the sensors to minimize errors in the actual (...)
TIDA-00826 — 50Ohm, 2GHz 오실로스코프 프론트 엔드 레퍼런스 디자인
This reference design is part of an analog front-end for 50Ω-input oscilloscope application. System designers can readily use this evaluation platform to process input signals from DC to 2 GHz in both frequency-domain and time-domain applications.
TIDA-01015 — 디지털 오실로스코프 및 무선 테스터의 12비트 고속 ADC를 위한 4GHz 클록 레퍼런스 디자인
TIDA-01017 — 오실로스코프, 무선 테스터 및 레이더를 위한 고속 멀티 채널 ADC 클록 레퍼런스 디자인
TIDEP0034 — 광대역 ADC 및 DAC에 JESD204B가 연결된 66AK2L06 DSP+ARM 프로세서
For developers currently using an FPGA or ASIC to connect to high speed data converters who need faster time to market with increased performance and significant reduction in cost, power, and size this reference design includes the first widely available processor integrating a JESD204B interface (...)
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFNP (NKE) | 68 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.