홈 데이터 컨버터 아날로그-디지털 컨버터(ADC) 고속 ADC(≥10 MSPS)
홈
데이터 컨버터
아날로그-디지털 컨버터(ADC)
고속 ADC(≥10 MSPS)

ADC12J4000

활성

12비트, 4.0GSPS, RF 샘플링 아날로그-디지털 컨버터(ADC)

지금 주문하기
데이터 시트

ADC12J4000

활성
데이터 시트 지금 주문하기

제품 상세 정보

Sample rate (max) (Msps) 4000 Resolution (Bits) 12 Number of input channels 1 Interface type JESD204B Analog input BW (MHz) 3200 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.725 Power consumption (typ) (mW) 2000 Architecture Folding Interpolating SNR (dB) 55 ENOB (Bits) 8.8 SFDR (dB) 71 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 4000 Resolution (Bits) 12 Number of input channels 1 Interface type JESD204B Analog input BW (MHz) 3200 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.725 Power consumption (typ) (mW) 2000 Architecture Folding Interpolating SNR (dB) 55 ENOB (Bits) 8.8 SFDR (dB) 71 Operating temperature range (°C) -40 to 85 Input buffer Yes
VQFNP (NKE) 68 100 mm² 10 x 10
  • Excellent Noise and Linearity up to and beyond FIN = 3 GHz
  • Configurable DDC
  • Decimation Factors from 4 to 32 (Complex Baseband Out)
  • Usable Output Bandwidth of 800 MHz at
    4x Decimation and 4000 MSPS
  • Usable Output Bandwidth of 100 MHz at
    32x Decimation and 4000 MSPS
  • Bypass Mode for Full Nyquist Output Bandwidth
  • Low Pin-Count JESD204B Subclass 1 Interface
  • Automatically Optimized Output Lane Count
  • Embedded Low Latency Signal Range Indication
  • Low Power Consumption
  • Key Specifications:
    • Max Sampling Rate: 4000 MSPS
    • Min Sampling Rate: 1000 MSPS
    • DDC Output Word Size: 15-Bit Complex (30 bits total)
    • Bypass Output Word Size: 12-Bit Offset Binary
    • Noise Floor: −149 dBFS/Hz or −150.8 dBm/Hz
    • IMD3: −64 dBc (FIN = 2140 MHz ± 30 MHz at −13 dBFS)
    • FPBW (–3 dB): 3.2 GHz
    • Peak NPR: 46 dB
    • Supply Voltages: 1.9 V and 1.2 V
    • Power Consumption
      • Bypass (4000 MSPS): 2 W
      • Decimate by 10 (4000 MSPS): 2 W
      • Power Down Mode: <50 mW
  • Excellent Noise and Linearity up to and beyond FIN = 3 GHz
  • Configurable DDC
  • Decimation Factors from 4 to 32 (Complex Baseband Out)
  • Usable Output Bandwidth of 800 MHz at
    4x Decimation and 4000 MSPS
  • Usable Output Bandwidth of 100 MHz at
    32x Decimation and 4000 MSPS
  • Bypass Mode for Full Nyquist Output Bandwidth
  • Low Pin-Count JESD204B Subclass 1 Interface
  • Automatically Optimized Output Lane Count
  • Embedded Low Latency Signal Range Indication
  • Low Power Consumption
  • Key Specifications:
    • Max Sampling Rate: 4000 MSPS
    • Min Sampling Rate: 1000 MSPS
    • DDC Output Word Size: 15-Bit Complex (30 bits total)
    • Bypass Output Word Size: 12-Bit Offset Binary
    • Noise Floor: −149 dBFS/Hz or −150.8 dBm/Hz
    • IMD3: −64 dBc (FIN = 2140 MHz ± 30 MHz at −13 dBFS)
    • FPBW (–3 dB): 3.2 GHz
    • Peak NPR: 46 dB
    • Supply Voltages: 1.9 V and 1.2 V
    • Power Consumption
      • Bypass (4000 MSPS): 2 W
      • Decimate by 10 (4000 MSPS): 2 W
      • Power Down Mode: <50 mW

The ADC12J4000 device is a wideband sampling and digital tuning device. Texas Instruments’ giga-sample analog-to-digital converter (ADC) technology enables a large block of frequency spectrum to be sampled directly at RF. An integrated DDC (Digital Down Converter) provides digital filtering and down-conversion. The selected frequency block is made available on a JESD204B serial interface. Data is output as baseband 15-bit complex information for ease of downstream processing. Based on the digital down-converter (DDC) decimation and link output rate settings, this data is output on 1 to 5 lanes of the serial interface.

A DDC bypass mode allows the full rate 12-bit raw ADC data to also be output. This mode of operation requires 8 lanes of serial output.

The ADC12J4000 device is available in a 68-pin VQFN package. The device operates over the Industrial (–40°C ≤ TA ≤ 85°C) ambient temperature range.

The ADC12J4000 device is a wideband sampling and digital tuning device. Texas Instruments’ giga-sample analog-to-digital converter (ADC) technology enables a large block of frequency spectrum to be sampled directly at RF. An integrated DDC (Digital Down Converter) provides digital filtering and down-conversion. The selected frequency block is made available on a JESD204B serial interface. Data is output as baseband 15-bit complex information for ease of downstream processing. Based on the digital down-converter (DDC) decimation and link output rate settings, this data is output on 1 to 5 lanes of the serial interface.

A DDC bypass mode allows the full rate 12-bit raw ADC data to also be output. This mode of operation requires 8 lanes of serial output.

The ADC12J4000 device is available in a 68-pin VQFN package. The device operates over the Industrial (–40°C ≤ TA ≤ 85°C) ambient temperature range.
filter 기타 고속 ADC(≥10 MSPS) 찾기
다운로드 스크립트와 함께 비디오 보기 비디오

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
16개 모두 보기
상위 문서 유형 직함 형식 옵션 날짜
* Data sheet ADC12J4000 12-Bit, 4-GSPS ADC With Integrated DDC datasheet (Rev. D) PDF | HTML 2017/10/19
Technical article How to minimize filter loss when you drive an ADC PDF | HTML 2016/10/20
Application note 66AK2L06 JESD Attach to ADC12J4000/DAC38J84 Getting Started Guide (Rev. B) 2016/06/20
Technical article How to complete your RF sampling solution PDF | HTML 2016/05/18
Technical article RF sampling: clocking is the key every time PDF | HTML 2015/12/11
Technical article Are 66AK2L06 SoCs an answer to miniaturization of test and measurement equipment? PDF | HTML 2015/12/02
Technical article RF sampling: interleaving builds faster ADCs PDF | HTML 2015/10/29
Design guide 66AK2L06 JESD Attach to ADC12J4000 / DAC38J84 Design Guide (Rev. A) 2015/10/22
Application note System solution for avionics & defense 2015/09/23
Technical article RF sampling: digital mixers make mixing fun PDF | HTML 2015/09/17
Technical article RF sampling: How over-sampling is cheating physics PDF | HTML 2015/08/21
Technical article Managing input data rates is a breeze PDF | HTML 2015/06/19
Technical article Why bother with RF sampling? PDF | HTML 2015/05/15
Analog Design Journal Analog Applications Journal 2Q 2015 2015/04/28
Analog Design Journal JESD204B multi-device synchronization: Breaking down the requirements 2015/04/28
White paper Ready to make the jump to JESD204B? White Paper (Rev. B) 2015/03/19

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

ADC12J4000EVM — ADC12J4000 12비트, 4.0GSPS, RF 샘플링 아날로그-디지털 컨버터 평가 모듈

ADC12J4000EVM은 텍사스 인스트루먼트의 ADC12J4000을 평가할 수 있는 EVM(평가 모듈)입니다. ADC12J4000 은 버퍼 아날로그 입력을 지원하는 저전력 12비트, 4 GSPS RF 샘플링 ADC(아날로그-디지털 컨버터) 제품으로, 프로그래밍 가능한 NCO 및 데시메이션 설정(데시메이션 해제 12비트 ADC 출력 포함)과 JESD204B 인터페이스를 제공합니다. EVM에는 광범위한 신호 소스 및 주파수를 수용할 수 있는 변압기 연결 아날로그 입력이 있습니다. LMX2581 클록 신서사이저와 LMK04828 (...)

사용 설명서: PDF
TI.com에서 구매할 수 없음
펌웨어

TI204C-IP — Request for JESD204 rapid design IP

The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
요청
평가 모듈(EVM)용 GUI

DATACONVERTERPRO-SW — High Speed Data Converter Pro GUI Installer, v5.31

This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드
시뮬레이션 모델

ADC12J1600 IBIS Model (Rev. A)

SLAM223A.ZIP (24 KB) - IBIS Model
다운로드
시뮬레이션 모델

ADC12J4000 IBIS-AMI Model (Rev. A)

SLAM198A.ZIP (4134 KB) - IBIS-AMI Model
다운로드
계산 툴

FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator

This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.

In the concept phase, a frequency-planning tool enables fine tuning of (...)

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드
시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
요청
레퍼런스 디자인

TIDA-00431 — 8GHz DC 커플링된 차동 증폭기를 사용하는 RF 샘플링 4GSPS ADC 레퍼런스 디자인

Wideband radio frequency (RF) receivers allow greatly increased flexibility in radio designs. The wide instantaneous bandwidth allows flexible tuning without changing hardware and the ability to capture multiple channels at widely separated frequencies.

This reference design describes a wideband RF (...)

Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-01017 — 오실로스코프, 무선 테스터 및 레이더를 위한 고속 멀티 채널 ADC 클록 레퍼런스 디자인

TIDA-01017 레퍼런스 설계는 RF 샘플링 ADC의 전체 입력 주파수 범위에 대한 채널 간 스큐를 측정하여 분석된 고속 멀티 채널 시스템의 클로킹 솔루션 성능을 보여줍니다. 위상 배열 레이더 및 오실로스코프 애플리케이션에는 채널 간 스큐가 매우 중요합니다. ADC12J4000은 버퍼 아날로그 입력, 일체형 디지털 다운 컨버터를 지원하는 저전력 12비트, 4 GSPS RF 샘플링 ADC(아날로그-디지털 컨버터)로, JESD204B 인터페이스를 탑재하고 있으며 최대 4GHz의 신호를 캡처합니다. 이 설계는 동기화된 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-01015 — 디지털 오실로스코프 및 무선 테스터의 12비트 고속 ADC를 위한 4GHz 클록 레퍼런스 디자인

TIDA-01015는 고속 직접 RF 샘플링 GSPS ADC를 위한 클로킹 솔루션 레퍼런스 설계입니다. 이 설계는 두 번째 Nyquist 영역 입력 신호 주파수에 대한 높은 SNR을 달성하기 위한 샘플링 클록의 중요성을 보여줍니다. ADC12J4000은 최대 4GHz의 신호를 캡처할 수 있는 3.2GHz의 3dB 입력 대역폭을 지원하는 12비트, 4GSPS RF 샘플링 ADC입니다. 이 설계는 디지털 스토리지 오실로스코프(DSO) 및 무선 테스터와 같은 애플리케이션에 사용되는 높은 입력 주파수에서 높은 SNR 성능을 달성하기 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDEP0034 — 광대역 ADC 및 DAC에 JESD204B가 연결된 66AK2L06 DSP+ARM 프로세서

For developers currently using an FPGA or ASIC to connect to high speed data converters who need faster time to market with increased performance and significant reduction in cost, power, and size this reference design includes the first widely available processor integrating a JESD204B interface (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-00826 — 50Ohm, 2GHz 오실로스코프 프론트 엔드 레퍼런스 디자인

This reference design is part of an analog front-end for 50Ω-input oscilloscope application. System designers can readily use this evaluation platform to process input signals from DC to 2 GHz in both frequency-domain and time-domain applications.
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-00467 — 여러 JESD204B ADC를 동기화하여 이미터 위치 식별 레퍼런스 디자인

A common technique to estimate the position of emitters uses the amplitude and phase shift data of a signal derived from an array of spatially distributed sensors. For such systems, it is important to guarantee a deterministic phase relationship between the sensors to minimize errors in the actual (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-00432 — Xilinx 플랫폼을 사용하여 페이즈드 어레이 레이더 시스템을 위한 JESD204B 기가 샘플 ADC 동기화

This system level design shows how two ADC12J4000 evaluation modules (EVMs) can be synchronized together using a Xilinx VC707 platform. The design document describes the required hardware modifications and device configurations, including the clocking scheme. Example configuration files are shown (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-00359 — GSPS ADC를 위한 클로킹 솔루션 레퍼런스 디자인

Low cost, high performance clocking solution for GSPS data converters. This reference design discusses the use of a TRF3765, a low noise frequency synthesizer, generating the sampling clock for a 4 GSPS analog-to-digital converter (ADC12J4000). Experiments demonstrate data sheet comparable SNR and (...)
Design guide: PDF
회로도: PDF
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
VQFNP (NKE) 68 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상