제품 상세 정보

Resolution (Bits) 16 Number of DAC channels 2 Interface type Parallel LVDS Sample/update rate (Msps) 1000 Features Ultra High Speed Rating Catalog Interpolation 1x, 2x, 4x Power consumption (typ) (mW) 1300 SFDR (dB) 81 Architecture Current Sink Operating temperature range (°C) -40 to 85 Reference type Int
Resolution (Bits) 16 Number of DAC channels 2 Interface type Parallel LVDS Sample/update rate (Msps) 1000 Features Ultra High Speed Rating Catalog Interpolation 1x, 2x, 4x Power consumption (typ) (mW) 1300 SFDR (dB) 81 Architecture Current Sink Operating temperature range (°C) -40 to 85 Reference type Int
VQFN (RGC) 64 81 mm² 9 x 9
  • 16-Bit Digital-to-Analog Converter (DAC)
  • 1.0 GSPS Update Rate
  • 16-Bit Wideband Input LVDS Data Bus
    • 8 Sample Input FIFO
    • Interleaved I/Q Data for Dual-DAC Mode
  • High Performance
    • 73-dBc ACLR WCDMA TM1 at 180 MHz
  • 2x-32x Clock Multiplying PLL/VCO
  • 2x or 4x Interpolation Filters
    • Stopband Transition 0.4 to 0.6 Fdata
    • Filters Configurable in Either Low-Pass or High-Pass
      Mode Allows Selection of Higher Order Image
  • Fs/4 Coarse Mixer
  • On-Chip 1.2-V Reference
  • Differential Scalable Output: 2 to 20 mA
  • Package: 64-Pin 9-mm × 9-mm QFN
  • APPLICATIONS
    • Cellular Base Stations
    • Broadband Wireless Access (BWA)
    • WiMAX 802.16
    • Fixed Wireless Backhaul
    • Cable Modem Termination System (CMTS)

All other trademarks are the property of their respective owners

  • 16-Bit Digital-to-Analog Converter (DAC)
  • 1.0 GSPS Update Rate
  • 16-Bit Wideband Input LVDS Data Bus
    • 8 Sample Input FIFO
    • Interleaved I/Q Data for Dual-DAC Mode
  • High Performance
    • 73-dBc ACLR WCDMA TM1 at 180 MHz
  • 2x-32x Clock Multiplying PLL/VCO
  • 2x or 4x Interpolation Filters
    • Stopband Transition 0.4 to 0.6 Fdata
    • Filters Configurable in Either Low-Pass or High-Pass
      Mode Allows Selection of Higher Order Image
  • Fs/4 Coarse Mixer
  • On-Chip 1.2-V Reference
  • Differential Scalable Output: 2 to 20 mA
  • Package: 64-Pin 9-mm × 9-mm QFN
  • APPLICATIONS
    • Cellular Base Stations
    • Broadband Wireless Access (BWA)
    • WiMAX 802.16
    • Fixed Wireless Backhaul
    • Cable Modem Termination System (CMTS)

All other trademarks are the property of their respective owners

The DAC5682Z is a dual-channel 16-bit 1.0 GSPS DAC with wideband LVDS data input, integrated 2x/4x interpolation filters, onboard clock multiplier, and internal voltage reference. The DAC5682Z offers superior linearity, noise, crosstalk, and PLL phase noise performance.

The DAC5682Z integrates a wideband LVDS port with on-chip termination. Full-rate input data can be transferred to a single DAC channel, or half-rate and 1/4-rate input data can be interpolated by onboard 2x or 4x FIR filters. Each interpolation FIR is configurable in either low-pass or high-pass mode, allowing selection of a higher order output spectral image. An on-chip delay lock loop (DLL) simplifies LVDS interfacing by providing skew control for the LVDS input data clock.

The DAC5682Z allows both complex or real output. An optional Fs/4 coarse mixer in complex mode provides coarse frequency upconversion and the dual DAC output produces a complex Hilbert Transform pair. An external RF quadrature modulator then performs the final single sideband up-conversion. The interpolation filters and complex coarse mixers efficiently provide frequency plan flexibility while enabling higher output DAC rates to simplify image rejection filtering.

The DAC5682Z is characterized for operation over the industrial temperature range of –40°C to 85°C and is available in a 64-pin QFN package. Other single-channel members of the family include the interpolating DAC5681Z and the noninterpolating DAC5681.

The DAC5682Z is a dual-channel 16-bit 1.0 GSPS DAC with wideband LVDS data input, integrated 2x/4x interpolation filters, onboard clock multiplier, and internal voltage reference. The DAC5682Z offers superior linearity, noise, crosstalk, and PLL phase noise performance.

The DAC5682Z integrates a wideband LVDS port with on-chip termination. Full-rate input data can be transferred to a single DAC channel, or half-rate and 1/4-rate input data can be interpolated by onboard 2x or 4x FIR filters. Each interpolation FIR is configurable in either low-pass or high-pass mode, allowing selection of a higher order output spectral image. An on-chip delay lock loop (DLL) simplifies LVDS interfacing by providing skew control for the LVDS input data clock.

The DAC5682Z allows both complex or real output. An optional Fs/4 coarse mixer in complex mode provides coarse frequency upconversion and the dual DAC output produces a complex Hilbert Transform pair. An external RF quadrature modulator then performs the final single sideband up-conversion. The interpolation filters and complex coarse mixers efficiently provide frequency plan flexibility while enabling higher output DAC rates to simplify image rejection filtering.

The DAC5682Z is characterized for operation over the industrial temperature range of –40°C to 85°C and is available in a 64-pin QFN package. Other single-channel members of the family include the interpolating DAC5681Z and the noninterpolating DAC5681.

다운로드 스크립트와 함께 비디오 보기 비디오

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
12개 모두 보기
상위 문서 유형 직함 형식 옵션 날짜
* Data sheet DAC5682Z 16-Bit, 1.0 GSPS 2x-4x Interpolating Dual-Channel Digital-to-Analog Converter (DAC) datasheet (Rev. F) PDF | HTML 2015/01/20
Analog Design Journal Q3 2009 Issue Analog Applications Journal 2018/09/24
User guide TSW3100 High Speed Digital Pattern Generator. (Rev. C) 2016/05/26
Design guide Wide-Bandwidth and High-Voltage Arbitrary Waveform Generator Front End 2013/09/03
Application note High Speed, Digital-to-Analog Converters Basics (Rev. A) 2012/10/23
User guide TSW1400 Pattern Generators 2012/05/03
User guide GC5325 System Evaluation Kit (Rev. F) 2011/04/20
Application note Design of Differential Filters for High-Speed Signal Chains (Rev. B) 2010/04/30
Analog Design Journal Interfacing op amps to high-speed DACs, Part 1: Current-sinking DACs 2009/07/14
Application note Passive Terminations for Current Output DACs 2008/11/10
Application note CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters 2008/06/08
Application note Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008/06/02

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

DAC5681EVM — DAC5681 16비트, 1.0GSPS 디지털-아날로그 컨버터 평가 모듈

The DAC5681EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' single-channel 16-bit 1.0 GSPS digital-to-analog converter (DAC) featuring a fll 1GSPS DDR LVDS interface. The EVM provides a flexible environment to test the DAC5681 under a variety of clock, (...)
사용 설명서: PDF
TI.com에서 구매할 수 없음
평가 보드

DAC5681ZEVM — DAC5681Z 16비트, 1.0-GSPS, 1x~4x 보간 디지털-아날로그 컨버터 평가 모듈

DAC5681ZEVM은 설계자가 FLL 1GSPS DDR LVDS 인터페이스, 일체형 2x/4x 보간 필터, 온보드 클록 멀티플라이어 및 내부 전압 레퍼런스를 지원하는 텍사스 인스트루먼트의 싱글 채널 16비트 1.0GSPS DAC(디지털-아날로그 컨버터)의 성능을 평가할 수 있는 회로 기판입니다. EVM은 다양한 클록 및 입력 조건에서 DAC5681Z를 테스트할 수 있는 유연한 환경을 제공합니다.

TSW3100과 함께 사용하여 다양한 테스트 절차를 수행할 수 있습니다. TSW3100은 1 GSPS LVDS 포트를 통해 (...)

사용 설명서: PDF
TI.com에서 구매할 수 없음
평가 보드

TRF3703-17EVM — TRF3703-17 평가 모듈

TRF3703-17EVM 평가 모듈(EVM)은 기지국 및 통신 장비의 전송 경로에 있는 애플리케이션을 위한 TRF3703-17 직접 실행 직교 모듈레이터의 평가를 위해 설계되었습니다.

TI.com에서 구매할 수 없음
평가 보드

ABACO-3P-FMC204FPGA — Abaco Systems® FMC204 FPGA 메자닌 카드

The FMC204 is a quad channel D/A FMC daughter card. The card is based on TI's DAC5681Z dual channel 16-bit 1 Gsps device. The FMC204 daughter card is mechanically and electrically compliant to FMC standard (ANSI/VITA 57.1). The FMC204 has a high-pin count connector, front panel I/O, and can be (...)
발송: Abaco Systems
평가 모듈(EVM)용 GUI

DATACONVERTERPRO-SW High Speed Data Converter Pro GUI Installer, v5.31

This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어

평가 모듈(EVM)용 GUI

SLAC497 DAC5682z EVM Software

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어

평가 모듈(EVM)용 GUI

SLLC420 TSW3100EVM GUI v2.7

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어

시뮬레이션 모델

DAC5681, DAC5681Z, DAC5682Z IBIS Model (Rev. A)

SLLC320A.ZIP (7 KB) - IBIS Model
계산 툴

SLAC169 DAC5682 LPF Calculator

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어

시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
레퍼런스 디자인

TIDA-01187 — LIDAR-고속 데이터 컨버터를 사용하는 펄스 ToF(Time of Flight) 레퍼런스 디자인

고정밀 거리 측정을 위한 ToF(Time-of-Flight) 광학 방법은 레이저 안전 스캐너, 거리 측정기, 드론, 유도 시스템 등 다양한 응용 분야에서 활용됩니다. 이 설계는 대상 식별, 완화된 샘플 레이트 요구 사항 및 단순화된 신호 체인을 포함하여 고속 데이터 컨버터 기반 솔루션의 장점을 자세히 설명합니다. 또한 이 설계는 광학 장치, 드라이버 및 리시버 프론트 엔드 회로, 아날로그-디지털 변환기(ADC), 디지털-아날로그 변환기(DAC) 및 신호 처리를 다룹니다.
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-00075 — 광대역 및 고전압 임의 파형 제너레이터 프론트 엔드

이 디자인은 DAC5682Z의 전류 싱크 출력과 액티브 인터페이스를 사용하는 방법을 보여줍니다. 이를 위한 일반적인 애플리케이션으로는 임의 파형 제너레이터용 프론트 엔드가 있습니다. EVM에는 디지털-아날로그 변환을 위한 DAC5682Z, 광대역 연산 증폭기를 사용하여 액티브 인터페이스 구현을 시연하기 위한 OPA695와 THS3091 및 THS3095가 포함되어 있어 넓은 전압 스윙을 지원하는 연산 증폭기를 표시합니다. 또한 보드에 클록 생성을 위한 CDCM7005, VCXO 및 레퍼런스와 전압 조정을 위한 선형 레귤레이터가 (...)
Design guide: PDF
회로도: PDF
패키지 CAD 기호, 풋프린트 및 3D 모델
VQFN (RGC) 64 Ultra Librarian

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상