펌웨어
데이터 시트
ADC12DJ3200
- ADC core:
- 12-bit resolution
- Up to 6.4 GSPS in single-channel mode
- Up to 3.2 GSPS in dual-channel mode
- Performance specifications:
- Noise floor (no signal, VFS = 1.0 VPP-DIFF):
- Dual-channel mode: –151.8 dBFS/Hz
- Single-channel mode: –154.6 dBFS/Hz
- HD2, HD3: –65 dBc up to 3 GHz
- Noise floor (no signal, VFS = 1.0 VPP-DIFF):
- Buffered analog inputs with VCMI of 0 V:
- Analog input bandwidth (–3 dB): 8.0 GHz
- Usable input frequency range: >10 GHz
- Full-scale input voltage (VFS, default): 0.8 VPP
- Analog input common-mode (VICM): 0 V
- Noiseless aperture delay (TAD) adjustment:
- Precise sampling control: 19-fs step
- Simplifies synchronization and interleaving
- Temperature and voltage invariant delays
- Easy-to-use synchronization features:
- Automatic SYSREF timing calibration
- Timestamp for sample marking
- JESD204B serial data interface:
- Supports subclass 0 and 1
- Maximum lane rate: 12.8 Gbps
- Up to 16 lanes allows reduced lane rate
- Digital down-converters in dual-channel mode:
- Real output: DDC bypass or 2x decimation
- Complex output: 4x, 8x, or 16x decimation
- Four independent 32-Bit NCOs per DDC
- Power consumption: 3 W
- Power supplies: 1.1 V, 1.9 V
The ADC12DJ3200 device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10 GHz. In dual-channel mode, the ADC12DJ3200 can sample up to 3200 MSPS and up to 6400 MSPS in single-channel mode. Programmable tradeoffs in channel count (dual-channel mode) and Nyquist bandwidth (single-channel mode) allow development of flexible hardware that meets the needs of both high channel count or wide instantaneous signal bandwidth applications. Full-power input bandwidth (–3 dB) of 8.0 GHz, with usable frequencies exceeding the –3-dB point in both dual- and single-channel modes, allows direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.
The ADC12DJ3200 uses a high-speed JESD204B output interface with up to 16 serialized lanes and subclass-1 compliance for deterministic latency and multi-device synchronization. The serial output lanes support up to 12.8 Gbps and can be configured to trade-off bit rate and number of lanes. Innovative synchronization features, including noiseless aperture delay (TAD) adjustment and SYSREF windowing, simplify system design for phased array radar and MIMO communications. Optional digital down converters (DDCs) in dual-channel mode allow for reduction in interface rate (real and complex decimation modes) and digital mixing of the signal (complex decimation modes only).
관심 가지실만한 유사 제품
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀
기술 자료
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
10개 모두 보기 설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
평가 보드
ADC12DJ3200EVM — ADC12DJ3200 12비트, 듀얼 3.2GSPS 또는 싱글 6.4GSPS, RF 샘플링 ADC 평가 모듈
ADC12DJ3200 EVM(평가 모듈)은 고속 ADC(아날로그-디지털 컨버터)인 ADC12DJ3200 제품군을 평가하기 위해 설계되었습니다. 이 EVM에는 JESD204B 인터페이스를 지원하는 12비트, 듀얼 채널 3.2GSPS 또는 싱글 채널 6.4GSPS ADC인 ADC12DJ3200이 장착되어 있어 제품군의 모든 해상도 및 샘플 레이트 장치를 평가할 수 있습니다.
사용 설명서: PDF
평가 보드
ABACO-3P-FMC134 — Abaco Systems® 직접 RF 변환 4채널 3.2GSPS 또는 2채널 6.4GSPS ADC FPGA 메자닌 카드
Abaco FMC134는 12비트 3.2GSPS 4개 또는 12비트 6.4GSPS ADC(아날로그-디지털 컨버터) 2개를 제공합니다. 이 모듈은 JEDEC JESD204B 데이터 컨버터 디지털 인터페이스를 사용하는 FMC(FPGA 메자닌 카드) 커넥터를 탑재한 도터카드에 포함된 텍사스 인스트루먼트의 ADC12DJ3200 2채널, 12비트, 3.2GSPS ADC(2개)를 강조합니다.
FMC134는 FMC+ 표준(ANSI/VITA 57.4)의 규격을 기계적으로나 전기적으로 준수합니다. 이 카드는 표준 HPC(High-pin count) (...)
발송: Abaco Systems
평가 보드
ANNAP-3P-WWDM60 — Annapolis Microsystems 4채널 ADC, 2채널 DAC FPGA 메자닌 카드, 최고 10GSPS
This high performance WILD FMC+ DM60 ADC & DAC has two input bandwidth options, internal sample clock options and internal 10MHz reference clock options. The WWDM60 has a choice of speed grades that utilize the ADC12DJ2700, ADC12DJ3200 and ADC12DJ5200RF up to 10GSPS. It allows for ADC and DAC (...)
평가 보드
PENTEK-3P-71141-XMC — Pentek Model 71141 1채널 6.4GHz 또는 2채널 3.2GHz ADC, 2채널 6.4GHz DAC Kintex UltraScale - XMC
Accelerate your project by considering a complete off-the-shelf board that utilizes the ADC12DJ3200. The Pentek Jade® Model 71141 is an ideal radar and software radio interface solution that includes the Texas Instrument's ADC12DJ3200 ADC. The solution from Pentek provides a one-channel 6.4GSPS (...)
발송: Pentek Inc.
펌웨어
SLVC698 — Xilinx KCU105 + ADC12DJ3200 JMODE0/JMODE2 Design Firmware
지원되는 제품 및 하드웨어
펌웨어
TI204C-IP — Request for JESD204 rapid design IP
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
지원되는 제품 및 하드웨어
평가 모듈(EVM)용 GUI
DATACONVERTERPRO-SW — High Speed Data Converter Pro GUI Installer, v5.31
This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)
지원되는 제품 및 하드웨어
평가 모듈(EVM)용 GUI
SLAC745 — ADC12DJxx00 GUI
지원되는 제품 및 하드웨어
시뮬레이션 모델
ADC12DJ3200 and ADC12DJ3200QML-SP IBIS and IBIS-AMI Model
SLVMDV3.ZIP (47828 KB) - IBIS-AMI Model
계산 툴
FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator
This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.
In the concept phase, a frequency-planning tool enables fine tuning of (...)
지원되는 제품 및 하드웨어
시뮬레이션 툴
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
레퍼런스 디자인
TIDA-01021 — DSO, 레이더 및 5G 무선 테스터용 멀티 채널 JESD204B 15GHz 클로킹 레퍼런스 디자인
고속 멀티 채널 애플리케이션에는 최적의 시스템 SNR, SFDR 및 ENOB를 달성하기 위해 채널 간 스큐를 관리할 수 있는 정밀한 클로킹 솔루션이 필요합니다. 이 레퍼런스 설계는 VCO가 통합된 TI의 LMX2594 광대역 PLL을 활용하여 JESD204B 인터페이스를 위한 10MHz~15GHz 클록과 SYSREF를 생성하여 별도의 보드에서 두 개의 고속 채널을 지원할 수 있습니다. 10KHz 오프셋 위상 잡음은 15GHz 클록 주파수의 경우 -104dBc/Hz 미만입니다. TI의 ADC12DJ3200 고속 컨버터 EVM을 (...)
레퍼런스 디자인
TIDA-01022 — DSO, 레이더, 5G 무선 테스트 시스템용 유연한 3.2GSPS 멀티 채널 AFE 레퍼런스 설계
이 고속 멀티 채널 데이터 캡처 레퍼런스 설계는 최적의 시스템 성능을 구현합니다. 시스템 설계자는 고속 멀티 채널 클록 생성을 위한 클록 지터 및 스큐와 같은 중요한 설계 매개 변수를 고려해야 합니다. 이는 전체 시스템 SNR, SFDR, 채널 간 스큐 및 결정적 지연 시간에 영향을 미칩니다. 이 레퍼런스 설계는 JESD204B를 지원하는 고속 데이터 컨버터, 고속 증폭기, 고성능 클록 및 저잡음 전력 솔루션을 사용하여 최적의 시스템 성능을 달성하는 멀티다중 채널 AFE 및 클록 솔루션을 보여줍니다.
레퍼런스 디자인
TIDA-01023 — 레이더 및 5G 무선 테스터용 다채널 JESD204B 클록 생성 레퍼런스 설계
고속 멀티 채널 애플리케이션에는 최적의 시스템 SNR, SFDR 및 ENOB를 달성하기 위해 정밀한 채널 간 스큐 조정이 가능한 저잡음 및 확장형 클로킹 솔루션이 필요합니다. 이 레퍼런스 설계에서는 하나의 마스터와 여러 슬레이브 클로킹 장치를 사용하여 다채널 JESD204B 동기화 클록을 지원합니다. 이 설계는 TI의 LMK04828 클록 지터 클리너와 VCO가 통합된 LMX2594 광대역 PLL을 사용하는 멀티 채널 JESD204B 클록을 제공하여 10ps 미만의 클록 간 스큐를 달성합니다. 이 설계는 3GSPS에서 TI의 (...)
레퍼런스 디자인
TIDA-01024 — 레이더 및 5G 무선 테스터용 다채널 JESD204B 데이지 체인 클록 레퍼런스 설계
고속 멀티 채널 애플리케이션에는 최적의 시스템 SNR, SFDR 및 ENOB를 달성하기 위해 정밀한 채널 간 스큐 조정이 가능한 저잡음 및 확장형 클로킹 솔루션이 필요합니다. 이 레퍼런스 설계는 데이지 체인 구성에서 JESD204B 동기화 클록을 확장하는 것을 지원합니다. 이 설계는 TI의 LMK04828 클록 지터 클리너와 VCO가 통합된 LMX2594 광대역 PLL을 사용하는 멀티 채널 JESD204B 클록을 제공하여 10ps 미만의 클록 간 스큐를 달성합니다. 이 설계는 3GSPS에서 TI의 ADC12DJ3200 EVM으로 (...)
레퍼런스 디자인
TIDA-01027 — 12.8GSPS 데이터 수집 시스템의 성능을 극대화하는 저잡음 전원 공급 장치 레퍼런스 설계
이 레퍼런스 설계는 12.8GSPS 이상을 지원하는 초고속 DAQ(데이터 수집) 시스템을 위한 효율적인 저잡음 5레일 전원 공급 장치 설계를 보여줍니다. 전원 공급 장치 DC/DC 컨버터는 입력 전류 리플과 제어 주파수 콘텐츠를 최소화하기 위해 주파수 동기화 및 위상 전환을 거쳤습니다. 고성능 HotRod™ 패키징 기술을 사용하여 모든 잠재적 방사 전자기 간섭(EMI)을 최소화합니다.
레퍼런스 디자인
TIDA-01028 — 고속 오실로스코프 및 광대역 디지타이저를 위한 12.8GSPS 아날로그 프론트 엔드 레퍼런스 설계
이 레퍼런스 설계는 12.8GSPS 샘플링 속도를 달성하기 위한 인터리브 RF 샘플링 ADC(아날로그-디지털 컨버터)의 실제 예제를 제공합니다. 이를 위해 두 개의 RF 샘플링 ADC를 타임 인터리빙합니다. 인터리빙을 위해서는 ADC 간에 위상 변이가 필요하며, 이 레퍼런스 설계에서는 ADC12DJ3200의 무잡음 개구 지연 조정(tAD Adjust) 기능을 사용하여 이를 수행합니다. 이 기능은 인터리브 ADC의 일반적인 불일치를 최소화하는 데에도 사용됩니다. 즉, SNR, ENOB 및 SFDR 성능을 극대화합니다. 이 레퍼런스 (...)
레퍼런스 디자인
TIDA-010122 — 멀티 채널 RF 시스템용 데이터 컨버터 DDC 및 NCO 기능을 동기화하는 레퍼런스 설계
이 레퍼런스 설계는 mMIMO(massive multiple input multiple output, 대규모 다중 입력 다중 출력), 위상 어레이 레이더 및 통신 페이로드 같은 새로운 5G 적응 애플리케이션과 관련한 동기화 설계 문제를 해결합니다. 일반적인 RF 프런트 엔드에는 아날로그 도메인에서 안테나 LNA(저잡음 증폭기), 믹서, LO(로컬 오실레이터), 디지털 도메인에서 아날로그-디지털 컨버터, NCO(숫자 제어 오실레이터) 및 DDC(디지털 다운 컨버터) 등이 포함되어 있습니다. 전체 시스템 동기화를 달성하려면 이 디지털 (...)
레퍼런스 디자인
TIDA-01442 — ADC12DJ3200을 사용하는 L, S, C 및 X 대역을 위한 직접 RF 샘플링 레이더 수신기 레퍼런스 디자인
이 레퍼런스 디자인은 ADC12DJ3200 평가 모듈(EVM)을 사용하여 HF, VHF, UHF, L-, S- 및 C- 및 X-밴드의 일부에서 레이더 작동에 사용되는 직접 RF 샘플링 리시버를 시연합니다. 아날로그-디지털 컨버터(ADC)의 넓은 아날로그 입력 대역폭 및 높은 샘플링 속도(6.4GSPS)는 단일 또는 듀얼 ADC로 다중 대역 범위를 제공합니다. ADC의 직접 RF 샘플링 기능은 여러 다운 변환 단계를 제거하여 구성 요소 수를 줄이고 전반적인 시스템 복잡성을 줄입니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| FCCSP (AAV) | 144 | Ultra Librarian |
| FCCSP (ZEG) | 144 | Ultra Librarian |
주문 및 품질
포함된 정보:
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
포함된 정보:
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.