缓解 ADC 存储器串扰的方法
摘要
高速多路复用模数转换器 (ADC)，例如 C2000™ 系列微控制器上的那些 ADC，可在实时控制应用中快速检测多个反馈信号。这些反馈信号的信号调节电路应经过精心设计和评估，以便确保能够在分配给 ADC 采样保持 (S+H) 的时间内实现充分的稳定。如果在信号调节电路的硬件设计中未能实现充分的稳定，系统中可能会出现存储器串扰问题。本应用报告介绍了存储器串扰的原因和特征，然后给出了两种缓解存储器串扰错误的可能策略：使用专用 ADC 来处理受影响的信号（仅导致自串扰），在受影响信号之前对地进行采样（将存储器串扰转换为增益误差，随后可通过校准从系统中消除该误差）。
本文档所述的工程配套资料可从以下 URL 下载：https://www.ti.com/cn/lit/zip/spracw9。
商标
C2000™ and TINA-TI™are TMs ofTI corporate name.
PSPICE®is a reg TM ofCadence Design Systems, Inc.
Other TMs
1 引言
正确设计和评估驱动 ADC 输入的信号调节电路是确保良好 ADC 性能的关键步骤。首先要考虑的是稳定性能：驱动 ADC 输入的电路能否在分配的 S+H 时间内将 ADC 的采样保持 (S+H) 电路充电到要检测的电压的可接受容差范围内？否则，检测到的电压将会有一些误差。此外，在 ADC 通过多个要采样的多路复用输入进行扫描的系统中（实时控制应用中的常见用例），此误差将显示为存储器串扰：采样序列中上一次转换的值将影响在 S+H 稳定不足时采样的信号所对应的结果。
1.1 存储器串扰挑战
由于存储器串扰的性质，误差可能表现为系统性（如果上一个转换结果与出现该误差的转换结果相关）或随机的（如果上一个转换结果相对于出现串扰的信号异步变化)。如果上一次转换的通道变化不是很快，那么该误差也可能表现为恒定。
由于该误差可能以多种不同的方式表现出来，因此很难在系统中进行诊断。此外，很难对存储器串扰进行补偿：过采样和求平均值在减小幅度方面不是很有效，因为该误差不是完全随机的，但该误差通常也不足以像固定增益或偏移误差一样系统地进行校准。
1.2 信号调节电路设计资源
由于存储器串扰误差很难识别且难以解决，因此在设计 ADC 驱动电路时应注意确保良好的稳定性能。此外，在实时控制系统中观察到未知 ADC 性能问题时，首先要做的检查之一是评估输入趋稳。
值得庆幸的是，有许多很好的资源可帮助设计和评估 ADC 驱动电路来确保 C2000 MCU S+H 的稳定性能：
1.2.2 模拟工程师计算器
模拟工程师的计算器工具提供了各种非常有用的基于 GUI 的计算选项卡，可协助完成常见的模拟电路设计任务。TI 高精度实验室方法利用“Data Converters”→“ADC SAR Drive”计算器。
工具文件夹链接：模拟工程师计算器
1.2.3 相关应用报告
TI 提供了多个与 C2000 实时 MCU 器件上 ADC 输入电路的设计和评估相关的应用报告。这些应用报告与简要说明一起列出。
| 应用报告标题 | 原理图捕获和仿真工具 | 用途 |
|---|---|---|
| C2000 MCU 的 ADC 输入电路评估 (TINA-TI) | TINA-TI | 介绍了如何设计和评估传统高速 ADC 驱动电路。输入电路包含一个运算放大器。适用于在 ADC 的最大采样率附近对高带宽信号进行采样。 |
| C2000 MCU 的 ADC 输入电路评估 (PSpice for TI) | PSpice for TI | |
| C2000 ADC 的电荷共享驱动电路 (TINA-TI) | TINA-TI | 介绍了如何设计和评估电荷共享 ADC 驱动电路。输入电路可能包含也可能不包含运算放大器。适用于对带宽和采样率足够低的信号进行采样。 |
| C2000 ADC 的电荷共享驱动电路 (PSpice for TI) | PSpice for TI | |
| 缓解 ADC 存储器串扰的方法 |
TINA-TI |
介绍了在输入电路设计未实现足够稳定时减少存储器串扰误差的策略。适用于特殊情况。 |
1.2.4 TINA-TI 基于 SPICE 的模拟仿真程序
TI 为 TI 客户提供 TINA-TI™ 应用程序，以便轻松对利用 TI 产品的电路进行基于 SPICE 的仿真。TI 高精度实验室输入趋稳设计方法使用 TINA-TI 来执行大量仿真，从而优化和验证输入电路设计以实现适当的趋稳。
工具文件夹链接：TINA-TI
1.2.6 C2000 MCU 的 ADC 输入电路评估
C2000 MCU 的 ADC 输入电路评估 专门针对 C2000 系列 MCU 调整了 TI 高精度实验室 SAR ADC 输入驱动器视频系列。除了 C2000 特有的输入电路设计和评估方法外，还包含许多 C2000 器件的预制 TINA-TI 模型。
1.2.7 C2000 ADC 的电荷共享驱动电路
C2000 ADC 的电荷共享驱动电路 提供了另一种 ADC 输入驱动电路设计方法。电荷共享方法使用更大的输入电容器来消除输入设计中对高速驱动运算放大器的需求。这种简化的代价是电荷共享设计支持较低的 ADC 采样率和较低的信号带宽。
2 ADC 输入趋稳综述
以下各节讨论了评估 ADC 中输入趋稳的需求，以及在未实现适当输入趋稳时可能出现的误差。
2.1 ADC 输入趋稳的机制
要将检测到的模拟电压转换为数字转换结果，ADC 必须首先准确地将施加的输入电压捕获到其采样保持电路 (S+H) 中。如图 2-1 所示，这需要在配置的采集窗口时间（也称为 S+H 时间）内，将内部 ADC S+H 电容器 (Ch) 充电至所施加电压的某个可接受容差（通常为 0.5LSB）范围内。
图 2-1 ADC S+H 电容器的趋稳考虑到外部 ADC 驱动器电路的有限带宽和稳定时间以及内部 ADC S+H 电路的稳定时间，快速将 Ch 充电至所施加电压的过程会变得复杂。在图 2-1 中，驱动器显示为具有有限带宽的运算放大器 (OPA320)，驱动器电路也有意放置了源电阻 (Rs) 并有意放置了源电容 (Cs)，其有限的稳定时间由 RC 时间常数决定。请注意，其他电路拓扑可用于驱动 ADC，这些电路可能具有额外的元件，需要对这些元件进行建模以确保适当的稳定时间。这些元件可能包括无意寄生效应，例如传感器的输出阻抗或分压器的有效源电阻。从图 2-1 还可以看到，ADC 具有内部寄生开关电阻 (Ron)。这与 Ch 一起提供了一个会限制稳定速度的额外 RC 时间常数。
2.2 稳定不足的症状
一旦将电压捕获到 S+H 电容器中，ADC 就会在转换阶段将该电压转换为数字转换结果。然后，CPU 可以使用该结果来控制或监测系统。但是，如果由于稳定误差而导致捕获的电压不能准确地表示施加的电压，那么即使 ADC 转换过程一切顺利，最终转换结果也会存在误差。
这些稳定误差的表现形式各不相同，具体取决于 ADC 是重复对同一通道进行采样还是按顺序扫描多个通道。稳定误差的表现形式也会因采集阶段开始时 S+H 电容器上的起始电压而有所不同。一些 ADC 架构实现方案的起始 S+H 电压接近上一次采样的电压，而另一些架构通常在采集阶段开始时使用已经过放电的 S+H 电容器。
2.2.2 存储器串扰
在许多 C2000 实时 MCU 应用中，一个典型的用例是使用 ADC 输入多路复用器按顺序扫描多个通道。如果转换后的通道建立不适当，该通道可能会被拉至序列中上一次转换的电压。发生这种情况是因为 S+H 电压在开始时接近上一次转换的电压，然后稳定至（但未达到）所施加的电压。上一次转换会导致发生一系列影响当前转换的转换，这种倾向称为存储器串扰。通常可以通过适当的建立设计来完全缓解存储器串扰问题。
图 2-4 说明了这样一种情况：共用采样保持必须在两个不同的多路复用输入信号之间来回建立。
图 2-4 多路复用采样序列从 S+H 电容器完全放电开始的转换器架构通常不会经历显著的存储器串扰（但如果 ADC 驱动电路不适合分配的采集时间，仍会经历与输入建立相关的失真）。
